Устройство для контроля цифровых узлов

Устройство для контроля цифровых узлов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике может быть использовано при контроле сложных цифровых узлов при их изготовлении или эксплуатации и является усовершенствованием изобретения по авторскому свидетельству N 1304027. Целью изобретения является повышение достоверности контроля. С этой целью в устройство, содержащее генератор синхроимпульсов, два элемента И, генератор тестов, схему сравнения, две группы формирователей импульсов, первый элемент ИЛИ, первый элемент задержки, триггер и эталонный цифровой блок, введены группа из N селекторов задержки, где N - число выходов контролируемого цифрового блока, второй и третий элементы ИЛИ и второй элемент задержки. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А2

as <и>

С 06 Р 11/ 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ДО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fHHT СССР (61) 1304027 (21) 4625259/24-24 (22) 26 . 12 .88 (46) 30. 10.90. Бюл. 1"= 40 (71) Ленинградский институт авиационного приборостроения (72) M.Â.Ãóáàíoâ, А.M.Êîâàëåâ, И.В.Обухов и Г.Г.Соколов (53) 681 ° 3 (088. 8) (56) Авторское свидетельство СССР

N - 1304027, кл. G 06 Р 11/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ

УЗЛОВ (57) Изобретение относится к вычислительной технике и может быть использовано при контроле сложных цифровых

Изобретение относится к вычислительной технике, может быть использовано при контроле сложных цифровыхузлов на стадии изготовления и эксплуатации и является дополнительным к авт.св. N 1304027.

Целью изобретения является повышение достоверности контроля за счет осуществления селекции и фиксирования ложных сигналов любой длительности при контроле узлов с внутренним тактированием.

На фиг.1 предствлена структурная схема устройства для контроля циф-. ровых узлов; на фиг.2 — функциональная схема селектора ошибки.

Устройство содержит (фиг.1) генератор 1 синхроимпульсов, первый эле2 узлов при их изготовлении или эксплуатации и является усовершенствованием изобретения по авт.св. N - 1304(Q7.

Целью изобретения является повышение достоверности контроля. С этой целью в устройство, содержащее генератор синхроимпульсов, два элемента И, генератор тестов, схему сравнения, две группы формирователей импульсов, первый элемент ИЛИ, первый элемент задержки, триггер и эталонный цифровой блок, введены группа из и селекторов задержки, где n — - число выходов контролируемого цифрового блока, второй и третий элементы ИЛИ и второй элемент задержки. 1 з.п. ф-лы, 2 ил. мент И 2, генератор 3 тестов, схему

4 сравнения, и формирователей 5 импульсов первой группы и и формирователей. 6 второй группы (где n - число выходоз контролируемого цифрового блока), первый элемент ИЛИ 7, первый элемент 8 задержки, второй элемент И 9, триггер 10, группу п селекторов 11 ошибки, второй элемент 12 задержки, второй элемент ИЛИ 13,третий элемент ИЛИ 14 и имеет вход 15 сброса и эталонный блок 16. Контролируемый цифровой блок 17 не входит .в состав устройства; на фиг.1 он приведен для пояснения. Формирователи 5 импульсов идентичны формирователям

6 импульсов. Выход генератора 1 синхроимпульсов соединен с первыми вхо10

3 16 03 дами элементов 2 и 7. Выход элемента

2 соединен с входом синхронизации генератора 3 тестов, выходы которого являются выходами устройства для подключения к информационным входам контролируемого цифрового блока 17 и соединены с информационными входами эталонного блока 16. Информационные входы устройства для подключения к выходам контролируемого цифоового блока 17 соединены с первой группой входов схемы 4 сравнения, а также с входами формирователей 5 импульсов первой группы, выходы которых соединены с входами первого элемента

ИЛИ 7 с второго по (и+1)-й. Вторая группа входов схемы 4 сравнения,соединена с выходами эталонного блока

16, а также с входами формирователей

6 импульсов второй группы, выходы которых соединены с входами элемента 7 с (n+2)-го по (2n+1)-й соответственно. Выход элемента 7 соединен с входом элемента 8. Первые и вторые информационные входы селекторов 11 ошибки соединены с выходами одноименных формирователей 5 и 6 импульсов первой и второй групп. Вход элемента 12 соединен с выходом генератора

1 синхроимпульсов. Выход второго элемента t2 задержки соединен с объединенными управляющими входами селекторов 11 ошибки, выходы которых соединены с входами элемента 13. Выход элемента 13 соединен с первым входом элемента 14, подключенного в разрыв между выходом схемы 4 сравнения и первым входом элемента 9. Выход элемента 8 соединен с вторым входом элемента 9, выход которого соединен с единичным входом триггера 10, выход которого соединен с вторым входом элемента 2. Вход сброса генератора

3 тестов является входом 15 сброса устройства для подключения к входу начальной установки контролируемого цифрового блока 17, а также соединен с входом начальной установки эталонного блока 16 и триггера 10. ,I

Селектор 11 ошибки (фиг.2) содержит элемент ИСКЛйЧАЮЩЕЕ ИЛИ 18 и реверсивный счетчик 19, причем входы элемента 18 соединены с первым и вторым иу юрмационными входами селектора, - счетный вход счетчика 19 соединен с выходом элемента 18,первый вход, которого соединен также с входом направления счета счетчика 19, вход сброса

4 которого соединен с управляющим входом селектора, выход счетчика 19 является выходом селектора. Устройство работает следующим образом.

Перед началом контроля блока 17 сигналом, поступающим на вход 15 сброса устройства, осуществляется установка в исходное состояние генератора 3 тестов, триггера 10, контролируемого 17 и эталонного 16 блоков.

Генератор 1 cHнхроимпульсов через открытый единичным уровнем с выхода триггера 10 элемент 2 запускает генератор 3 тестов., инициируя выработку стимулирующих сигналов (воздействия) на каждый задающий синхроимпульс.

Выработанное воздеиствие с выходов генератора 3 тестов подается на одноименные входы эталонного 16 и контролируемого 17 блоков. Реакции бло" ков 16 и 17 на соответствующих одноименных выходах сравниваются в схеме

4 сравнения, результат сравнения через элемент 14 поступает на первый вход элемента 9. С целью опроса результата сравнения на второй вход элемента 9 с выхода генератора 1 синхроимпульсов через элемент 7 поступает задержанный элементом 8 задаующий синхроимпульс, причем временная величина задержки выбирается равной временному интервалу от появления задающего синхроимпуль % до формирования результата сравнения откликов на выходе схемы 4 .сравнения.

Опрос результатов сравнения производится при любом изменении состояния на любом из выходов контролируемого 17 или эталонного 16 блоков, в том числе н в интервале между задающими синхроимпульсами на внутренних тактах контролируемого блока

17. При изменении состояния на выходах блоков 16 и 17 в процессе выработки отклика на выходах соответству-. ющих формирователей б и 5 вырабатываются импульсы, которые через элемент

7 и элемент 8 поступают на второй вход элемента 9, осуществляя опрос результата сравнения при изменении состояния блоков 16 и 17. При наличии в момент опроса результата сравнения сигнала ошибки, формируемого на выходе схемы 4 сравнения при несравнении откликов на одноименных выходах блоков 16 и 17, на выходе элемента 9 вырабатывается сигнал, запускающий триггер 10, сигнал с выхода которого

1603385

10

50 лекторов 11 ошибки производится под55

5 поступает ка вход элемента 2, запрещая прохождение задающих синхроимпульсов на вход генератора 3 тестов и останавливая тем самым работу устройства, В случае появления на выходе бло- ка 17 ложного сигнала, имеющего длителькость меньше временной величины задержки элемента 8, опрос результатов сравнения происходит в момент, когда ложный сигнал на выходе блока

17, а следовательно, и сигнал несравнения (ошибки) на выходе схемы 4 сравнения исчезнут. В связи с этим состояние на выходе элемента 9 не изменится, триггер 10 не запустится и не остановит работу устройства контроля, а ложный сигнал, свидетельствующий о неисправности контролируемого блока 17, таким образом, не обнаружится. С целью фиксирования ложных сигналов любой длительности в устройстве контроля используются и идентичных по исполнению и принципу работы селекторов 11 ошибки.

Перед опросом первого результата сравнения на объединенные управляющие входы селекторов 11 с выхода генератора 1 через элемент 12 задержки поступает задающий синхроимпульс, обнуляя содержимое счетчиков 19, входящих в состав селекторов 11 (фиг .2) .

Временная величина задержки элемента 12 выбирается меньшей величины задержки элемента 8 на время, необходимое для прохождения сигналов через элементы 13 и 14. Тем самым исключается влияние на результат контроля переходных процессов на выходах блоков 16 и 17, имеющих место до появления первого отклика из совокупности последовательных реакций на заданное входное воздействие.

В процессе выработки откликов (т.е. внутренних тактов) на первые и вторые информационные входы селекторов

11 поступают импульсы с выходов соответствующих пар одноименных формирователей 5 и 6 импульсов. Импульсы при этом воздействуют на первые и вторые входы элементов 18, входящих в состав селекторов 11 (фиг.2).При одновременном изменении состояния на некоторой паре одноименных выходов блоков 16 и 17 импульсы r„ соответствующих формирователей 6 и 5 поступают на входы элемента 18 одновременно и не изменяют состояния высокого единичного уровня на выходе послед15

35 него. Не изменяется и нулевое состояние счетчика 19, чей счетный вход возбуждается отрицательным перепадом логического уровня с выхода элемента 18.

При кеодновременном появлении сиг." налов отклика на одноименных выходах блоков 16 и 17 (т.е. с задержкой относительно друг друга в пределах временного интервала, ограничиваемого величиной задержки элемента 8), а также при отсутствии необходимого изменения состояния или наличш- ложного сигнала на выходе контролируемого блока 17 реверсивным счетчиком 19 в процессе выработки отклика осуществляется подсчет отрицательных перепадов логического уровкя на выходе элемента 18. Отрицательные перепады при этом образуются B ответ на неодновременное поступление на входы элемента 18 импульсов с соответствующих одноименных формирователей 5 и

6 импульсов. Направление счета явля- ется непостоянным и меняется ка противоположное в зависимости от того, с какого формирователя импульсов (5 или 6) поступает на входы элемента 18 импульс, вызывающий отрицательный перепад на выходе последнего, т.е. направление счета на приращение или уменьшение содержимого счетчика 19 задается соответственно по наличию или отсутствию сигнапа с формирователя 5 импульсов, поступающего на вход направления счета счетчика 19.

При этом естественная задержка прохождения сигнала через элемент 18 позволяет определить направление счета до появления на счетном входе счетчика 19 отрицательного перепада логического уровня. Для обеспечения безотказной, правильной работы реверсивного счетчика 19 в устройстве контроля необходимо, чтобы его время срабатывания было меньше дли-. тельности импульсов, вырабатываемых формирователями 5 и 6 °

Таким образом, счетчиками 19 сесчет сигналов откликов с соответствующих пар одноименных выходов эталонного 16 и контролируемого 17 блоков, но с приращением содержимого счетчиков 19 по сигналам откликов контролируемого блока 17 (т.е. импульсов с формирователей 5) и с уменьшением содержимого счетчиков 19 по сигналам откликов эталонного блока 16

1603385 (т.е. импульсов с соответствующих формирователей 6) . Разрядность счетчика 19 определяется по возможному количеству.импульсов ложной последовательности.

Если на момент опроса результатов сравнения число сигналов отклика с одноименных выходов блоков 16 и 17 не совпадает, то на выходах соответству- 10 ющего селектора 11 ошибки (т.е. на одном или нескольких выходах счетчика 19) фиксируется сигнап единичного уровня, свидетельствующий о наличии ошибки. Сигнал ошибки через элементы

13 и 14 поступает на первый вход элемента 9, который с приходом на его второй вход импульса опроса результатов сравнения вырабатывает сигнал, запускающий триггер 10. Образовавший- 20 ся нулевой уровень на выходе триггера 10 закрывает элемент 2 и останавливает работу устройства контроля.

При остановке работы устройства делается вывод о неисправности кон- 25 тролируемого блока 17. При этом неисправность блока 17 определяется ошибками в формировании отклика нескольких видов. Если на момент опроса результата сравнения сигнал 30 ошибки присутствует как на выходе элемента 13, так и на выходе схемы 4 сравнения, следовательно, на одном или нескольких выходах контролируемого блока 17 в процессе выработки отклика не произошло ожидаемого изменения уровня сигнала отклика или сформировалось ложное изменение состояния. Присутствие сигнала ошибки в момент опроса результатов лишь на 40 выходе элемента 13 и отсутствие его на выходе схемы 4 сравнения свидетельствует о выработке на выходе блока 17 ложного сигнала с длительностью, меньшей временной величины задержки 45 элемента 8. Не исключена ситуация, при которой вывод о сбое контролируемого блока 17 будет сделан лишь по сигналу ошибки с выхода схемы 4 сравнения, т.е. группа селекторов 11 ошиб-50 ки в отличие от схемы 4 сравнения может не обнаружить сбоя (ошибки) если вместо ожидаемого изменения состояния в процессе выработки отклика на выходе контролирующего блока 17 сформи- руется импульс, обладающий длительностью, не большей длительности импульса, вырабатываемого формирователем

5 (6). Следовательно, лишь совместное использование в устройстве контроля схемы 4 сравнения и группы селекторов 11 ошибки обеспечивает фиксирование на выходе блока 17 ложных сигналов любой длительности (как одиночных,так и последовательностей им- . пульсов).

Формула изобретения

1. Устройство для контроля цифровых узлов по авт.св. Ф 1304027, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит группу из п селекторов ошибки, где n — число выходов контролируемого цифрового блока,второй и третий элементы ИЛИ и второй элемент задержки, вход которого соединен с выходом генератора синхро.импульсов, первый и второй информационные входы, управляющий вход и выход i-ro селектора ошибки групйы подключены соответственно к выходу i-ro формирователя импульсов первой группы, выходу i-ro формирователя импульсов второй группы, выходу второго элемента задержки и i-му входу второго элемента ИЛИ, а первый и второй входы и выход третьего элемента

ИЛИ соединены соответственно с выходами второго элемента ИЛИ н схемы сравнения и первым входом второго элемента И, второй вход которого подключен к выходу первого элемента задержки.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что каждый селектор ошибки группы содержит элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ и реверсивный счетчик, вход направления счета, счетный вход, вход сброса и выход которого подключены соответственно к первому информационному входу селектора, выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющему входу селектора и выходу селектора, а первый и второй входы элемента ИСКЛЮЧА!0ЩЕЕ ИЛИ являются соответственно первым и вторым информационными входами селектора.

° 1

1603385

Составитель Г.Виталиев

Редактор Т.Лазоренко Техред Л.Сердюкова Корректор Т. Палий

Тираж 569 Подпи си ое

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3386

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101