Универсальный коммутатор магистралей

Универсальный коммутатор магистралей

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для построения мультиплексоров, устройств восстановления информации с выявлением неисправного канала в устройстве резервирования. Целью изобретения является расширение области применения и повышение достоверности. Устройство содержит четыре K- разрядных приемопередатчика, две группы по K мультиплексоров, блок элементов И-ИЛИ, четыре группы по K элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, пять элементов ИЛИ, семь элеметов И, элемент ИЛИ-НЕ, два блока контроля четности, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 табл., 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„Я0„„1603391

453)5 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЛ

К АВТОРСКОЬ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4352202/24-24 (22) 30.12.87 (46) 30.10.90. Бюп. ¹ 40 .(72) Е.В.Горячев, С.В.Горячев, В.Ф.Мелехин, Д.Л.Евланников и Н.Б.Культин (53) 681 ° 3?5(088.8) (56) Интегральные микросхемы. Справочник / Под ред. Б.В.Тарабрина.

М.: Энергоатомиздат, 1985.

Микропроцессорные средства и системы. 1986, ¹ 22, с.13. (54) УНИВЕРСАЛЬНЬ1Ц КОММУТАТОР МАГИСТРАЛЕЙ (57) Изобретение относится к вычисИзобретение относится к вычислительной технике и может быть использовано для построения мультиплексоров, коммутаторов, устройств восстановления информации с выявлением неисправного канала в устройствах с резервированием.

Целью изобретения является расширение области применения и повышение достоверности.

На фиг.1 представлена схема устройства; на фиг.2 — мультиплексор °

Универсальный коммутатор магистралей содержит четыре k-разрядных приемопередатчика 1-4, две группы rro k мультиплексоров 5, 6, блок 7 элементов И-ИЛИ, четыре группы по 1с эле-, ментов ИСКЛ10ЧАИГ!ЕЕ ИЛИ 8-11, элементы ИЛИ 12-15, элементы И 16-22, элелительной технике и может быть использовано для построения мультиплексоров, устройств восстановления информации с выявлением неисправного канала в устройстве резервирования. Целью изобретения является расширение области применения и повышение достоверности. Устройство содержит четыре k-разрядных приемопередатчика, две группы no k мультиплексоров, блок элементов И-ИЛИ, четыре группы по 1с элементов ИСКЛЮЧАИЦЕЕ .

ИЛИ, пять элементов ИЛИ, семь эле-ментов И, элемент ИЛИ-НЕ, два блока контроля четности, элемент ИСК1ПОЧА10ЩЕЕ ИЛИ. 1 табл., 2 ил . мент ИЛИ-НЕ 23, блоки 24 и 25 контроля четности, элемент ИСКЛОЧАЮЩЕЕ

ИЛИ 26, элемент ИЛИ 27.

На фиг.1 обозначено: 28-31 — шины соответственно первой, второй, третьей и четвертой магистралей; 32-36 входы задания режима устрой тва, которые соединены с 1-5 входами блока

7; 37 и 38 — первый и второй выходы признаков ошибки канала: 39 — выход групповой ошибки; 40-55 — выходы блока 7 элементов И-ИЛИ; 56 — шестой выход блока 7.

На фиг.1 для каждого k-разрядного приемопередатчика 1-4 указан -й разряд, соответственно для блоков мультиплексоров 5 и 6 приведено по одному мультиплексору 5.; и б,, а для групп 8-11 элементов ИСКЛ10ЧАИР(ЕЕ ИЛИ

1603391 приведено по одному элементу 8; -11<

ИСКЛИЧАИЩЕЕ ИЛИ.

На фиг.2 приведена схема одного

i-ro мультиплексора 5 (6), содержащего элементы И 57-60, элемент ИЛИ 61.

Универсальный коммутатор магист" ралей представляет собой комбинационную схему и выполняет следующие функции:

С36 С35 С34

Режим 1 О Номер канала приемника

Режим 2 1 . О О

Работа коммутатора поясняется таблицей.

Выполняемые Формируемые сигналы функции

741

744

748

751

754

741

744

747 — 1

О

Э

= О

У

Э

О, 742

1, 745

1, 749

О, 752

О, 755

1, 742

1, 745

О, 748

О, 751

О, 754

Э вЂ” О, — О, — О, 0

У

= О

72: =Х1

О

Э

= 0

Ф вЂ” 1 ф

= О

О, 73: =Х1

Y50 -=

Y53 =

О, 1, = О

Э вЂ” О

Э

О

Э вЂ” О, — 1

Э вЂ” О

О, 742

1, 745

О, 748

О, 751

О, 754

= О

У

= О

Э

О

= О

741

744

747

Y50 =

753

74: =Х1

= О

1

У

= О

Ф

= О

О, 742

О, 745

О, 748

О, 751

О, 754

741

744

747

Y50 =

753

О

Э

t

О

Э вЂ” 1

У вЂ” 1

Э вЂ” О

71: =Х2 — О

Э

У

741 = 1, 742

744 = О, 745

747 = О, 748

У

У

О, 73:=Х2

1. Однонаправленный обмен данными между двумя из четырех информационных магистралей.

2, Разветвление данных, поступающих по одной из четырех информационных магистралей на три оставшиеся.

3. Двунаправленная передача 16разрядных кодов при попарном объединении магистралей.

Режим Упр. сигналы работы

С36 С35 С34 С33 С32

О О 1 О О

О 1 О О О

1 О 1 1 О О

0 О О О 1

О 1 О О 1

4. Восстановление информации по мажоритарному принципу "2 из 3" из трех магистралей с выдачей результа та на четвертую магистраль с обнаружением неисправной магистрали.

5. Сравнение 16-разрядных данных на равенство, поступающих из двух попарно объединенных магистралей.

Перечисленным группам функций соответствуют 5 режимов работы коммутатора. Настройка коммутатора на один из перечисленных режимов осуществляется 5-разрядным кодом, поступающим на входы 32-36.

Большинство функций универсального коммутатора магистралей выполняется в режимах 1 и 2. При этом при-. нят следующий способ кодирования управляющей информации:.

С 33 С32

Номер канала передатчика

Номер канала передатчика

У40

743

747

У50

753

У40

743

746

j 749

752

У40

743

746

749

752

743

746

749

752

743

746

1603391

Продолжение таблицы

1 1

; @@ Ва М

°

Выполняемые функции

Формируемые

Ремим рработы

1.д сигналы

О, О, О, У51

О, У54

У49

У52

У55

О, 1, О, о, О, У42

У45

У48

У51

У54

О, О, О, О, О, У40

У43

У46

У49

У4:=Х2

У52

У55 о, о, О, 0j

О, У42

У45

У48

У51

У54

О, О, О, 1, О, У40

У43

У4.6

У49

У52

У1: =ХЗ

У55

У42

У45

У48

У51

У54

1, О, о, О, О, О, О, О, 1 ф

О, У40

У43

У46

У49

У2: =ХЗ

У52

У55

У4: ХЗ

У40

У43

У46

У49

У52

У55

У40

У43

У46

У49

У52

У42

У45

У48

У51

У54

О, О, О, 1, О, О, О, О, о, 0Ä

О, У42

У1: Х4

О, О, 0Ä

1 э. о,) О, 1, О, О, У45

У48

У51

У54

Y55=0

О, О, 1, О, О, У2:=Х4

У42

У45

У48

У51

У54

У41

У44

О, О, 1, О, о, 1, О, Y3:=Õ4

У47

О, У50

О, У53

О о, О, О, 1, О, 1, О, О, О, о, О, 1, О, У42

У45

У48

У51

У54

У41

У44

У47

У50

У53

У41

О, э

О

1, У2: =Х1

УЗ: =Х1

У4: Х1

У42

У45

У48

У51

1, о, 1э

О, 1, 1, О, о, О, О, У44

О, У47

У50

О, У53

У54,.

1 э

36 С35 С34 СЗЗ С32

О 1 1 О 1

О О О 1 О

1 О О 1 1 О

О 1 1 1 О

О О О 1 1

О О 1 1 1

1 О 1 О 1 1

1 О О О О

У40

У43

У46

У49

У52

У55

У40

У43

У46

У49

У52

У55

У40

У43

У46

У49

У52

У55

1, 1, О

1э

О, О, 1, 1, О

О, 1, 1э

О, 1, Оо, О, 1, О, 1э

О

1, о, 1, 0, 1 ф

О о, 1, О, О, 1, У50

У53

У41

У44

У47

У50

У53

У41

У44

У47

У50

У53

У41

У44

У47

У50

У53

У41

У44

У47

У50

У53

У41

У44

У47

У50

У53

160339 1 таблицы

Продолжение м»»1«а«»»

; «»«б «» Режим работь,)

» «

Упр. сигналы

6 С35 С34

Выполняемые функции

Формируемые сигналы

71: =Х2

УЗ:=Х2

74:=Х2

О, 1, О, о, О, 742

748

У51

754

1, О, О, О, 0Ä

71:=ХЗ.

72: =X3

О, У42

О, 745

О, 748

1, 751

О, 754

1, О, 0, 0, О, 74:=ХЗ

71: Х4

72:=Х4

Y3:=Х4

У42

748

751

754

1, О, О, 1 ф

О, 1.9

О, 1, О, О, О, О, О, О, О, 742

748

751

754

73:=Х!

74:=Х2

1,.

О, О, 1 ф

О, 742

748

У51

754

О, О, О, О, 1э

71: =X3

72:=Х4

74: =М (Х1, Х2, ХЗ) О, О, СЬ6, 1=0, 1, О, 742

О, 745

О, 748

О, Y

О, 754

О, о, О, О, О, 742

748

751

754

О, О, О, О, 1, Х1Х2=ХЗХ4 мутатор может реализовать функции, необходимые дпя работы.

Устройство работает следующим образом.

На входах 32-36 блока 7 задается необходимый режим в соответствии,с таблицей.

3 С33 С32

1 О О О 1

1 О О 1 О

2 1 О О 1 1

3 1 0 1 О О

1 О 1 О 1

1 1 1 О 1

1 1 1 1 1

В таблице обозначено: С, — управляющий сигнал на i-м входе; Х, Y входной и выходной сигналы на 1-и внешнем входе-выходе коммутатора;

Y — выходной сигнал íà k-м выхоК де. i, j, k — соответствуют позициям на фиг.1. Таким образом при задании режима на входах 32-36 ком740 =

У43

746

749 =

752

У40

743

746

749

752 =

755 =

Y40 =

743

746

749

752

755

Y40 =

У43

746 =

749

752

755 =

Y40 =

У43

746

749

752 =Y55 =

У40

У43

746 =

749

752 =

755 =

Y40 =

У43

746 =

749 =

752

755

1, У41

1, У44

Î, 747

1, Y50 =

1, У53

О

741 и=

1, Y44 =

1, 747

О, Y50-1, У53

О

О, У41

1, 744

О, 747

О, 750 =

1, У53

У41

О, 744 =

О, У47

1, Y50 =

О, У53

О, 741

1, 744=

1, 747

О, 750=

О, Y53 =

О

1, У41

О, У44

О, 747 =

С56, У50

О, У53

О

О, У41

О, 744 =

О, Y47 =

О, Y50-O, Y53 = !

16О3391

Например, при необходимости передачи информации с первой магистрали

28 на вторую 29 информация н параллельном коце поступает на входы k мультиплексоров первой 5 и второй 6 групп. При этом риемопередатчик 1 переключается на ннод информации, а приемопередат- ик 2 — на вывод; информация с выхода приемопередатчика 1 через вторую группу k-разрядных мультиплексоров 6 поступает на вход приемопередатчика 2. Кроме того, инфор-. мация с выхода приемопередатчика 1 чеt рез первую группу k-разрядных муль15 типлексоров 5 поступает на вход блока

24 контроля четности, сформировайный сигнал нечетности через элемент

И 16 и элемент ИМЯ 27 передается на выход 39 устройства.

При необходимости передачи информации с первой магистрали 28 на вторую 29, третью 30 и четвертую 31 информация в параллельном коде поступает на входы k мультиплексоров пер- 25 вой 5 и второй б групп, с выходов которых передается на входы приемопередатчиков 2-4 соответственно. Кроме того, информация с вьг.ода приемопередатчика 1 через первую. группу 30

k-разрядных мультиплексоров 5 поступает на вход блока 24 контроля четности, сформированный сигнал нечетности через элемент И 16 и элемент

ИЛИ 27 передается на выход 39 устройства.

При необходимости передачи данных между двумя парами магистралей 28, 29 и 30, 31 информация с первой магистрали 28 и второй 29 н параллель40 ном коде поступает на входы k мульт типлексоров первой 5 и второй 6 групп, с выходов которьгх передается на входы приемопередатчиков 3 и 4 соответственно. Кроме того, информация 45 с выхода приемопередатчика 1 через первую группу k-разрядных мультиплексоров 5 поступает на вход блока

24 контроля четности, информация с выхода приемопередатчика 2 через вто- 0 рую группу k-разрядных мультиплексоров 6 поступает на вход блока 25 контроля четности, сформированные сигналы нечетности поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 и через элемент И 17 и элемент ИЛИ 27 передается на выход 39 устройства.

При необходимости передачи данных с восстановлением информации по мажоритарному принципу и выводом признаков неиспранности канала приемопередатчики 1-3 переключаются на ввод информации, а приемопередатчик

4 — на нынад. Информация с первой магистрали 28, второй 29 и третьей 30 н параллельном коде поступает на входы k мультиплексоров второй группы б, выход которых соединен с входом приемопередатчика 4, а также на первую, вторую и третью группы элементов HCKJM×ÀIIÃIEÅ ИЛИ 8-10. Информация с выходов первой, второй и третьей групп элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 8-10 поступает на входы элементов ИЛИ 12-14, на выходах которых формируются сигналы неравенства кодов, поступающих с первой и второй магистралей, с первой и третьей магистралей и с второй и третьей магистралей соответственно ° Сигналы с выходов элементов ИЛИ 12- 14 поступают на входы элементов И 20-22. На выходе элемента И 20 формируется признак неисправности первого канала, поступающий через элемент И 18 и эле » мент ИЛИ 27, на выход 39 устройства; на выходе элемента И 21 формируется признак неисправности второго канала, поступающий на выход 37 устройства; на выходе элемента И 22 формируется признак неисправности третьего канала, поступающий на выход 38 устройства. Выход элемента ИЛИ 14 подключен к входу 56 блока 7 элементов И-ИЛИ. На магистраль 31 устройства через приемопередатчик 4 поступает информация с магистрали

28 (при неравенстве кодов со второй и третьей магистралей) или с магистрали 29 (при равенстве кодов с второй и третьей магистралей).

При необходимости сравнения кодов, поступающих по двум парам магистралей 28, 29 и 30, 3 1, с выявлением признака равенства кодов, информация с первой 28 и третьей 30 магистралей поступает в параллельном коде на входы второй группы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 9; информация с второй 29 и четвертой 31 магистралей поступает в параллельном коде на входы четвертой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11. С выходов второй -9 и четвертой 11 групп элементов ИСКЛЮЧАЮЩЕЕ ИЛИ информация поступает на входы элементов ИЛИ l3 и 15, с выходов которых сформированные сигналы не)) 1603391

)2 равенства поступают на элемент ИЛИ"НЕ

23, с выхода которого через элемент

И 19 и элемент ИЛИ 27 сигнал равенства кодов передается на выход 39 устройства.

Формула изобретения

Универсальный коммутатор магистралей, содержащий четыре k-разрядных приемопередатчика, причем магистральные входы-выходы первого, второго, третьего, четвертого k-разрядных приемопередатчиков являются входами-выходами коммутатора для подсоединения соответственно к информационным шинам первой, второй, третьей и четвертой магистралей, о т л и ч а ю шийся тем, что, с целью О .расширения области применения и повышения достоверности, в.коммутатор введены две группы по k мультиплексоров, четыре группы по k элементов

ИСКЛЮЧА)ЭЩЕЕ ИЛИ, блок элементов 25

И-ИЛИ, два блока контроля четности, элемент ИСКЛЮЧА)0ЩЕЕ ИЛИ, пять элементов ИЛИ, семь элементов И, элемент ИЛИ-HE, причем i-й информационный выход первого k-разрядного приемопередатчика соединен с первыми информационными входами 1 х мультиплексоров (где = 1,...,k) первой и второй групп и с первыми входами

i-x элементов ИСКЛЮЧА)ОЩЕЕ ИЛИ первой

35 и второй групп, i-й информационный вы ход второго k-разрядного приемопередатчика соединен с вторыми информационными входами i-x мультиплексоров первой и второй групп, с вторым входом i-ro элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ первой группы, с первыми входами

i-х элементов ИСКЛОЧА)0ЩЕЕ ИЛИ третьей и четвертой групп, i-й информационный выход третьего k-разрядно- 45

ro приемопередатчика соединен с третьими информационными входами i-x мультиплексоров первой и второй групп, с вторыми входами i-х элементов !

ИСКЛ)0ЧА)0ЩЕЕ ИЛИ второй H третьей групп,, i-й информационный выход четвертого 1с-разрядного приемопередатчика соединен с четвертыми информационными входами i-x мультиплексоров первой и второй групп и с вто- 55 рым входом i-ro элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ четвертой группы, выход i-ro мультиплексора первой группы соединен с i--м входом первого блока конт-, роля четности и с i — ми информационными входами первого и третьего kразрядных приемопередатчиков, выход

i-ro мультиплексора второй группы соединен с i-м входом второго блока контроля четности и с > -ми информационными входами второго и четвертого k-разрядных приемопередатчиков, с первого по пятый входы блока элементов И-ИЛИ являются входами задания режима коммутатора, выходы с первого по четвертый блока элементов

И-ИЛИ соединены с управляющими входами первого, второго, третьего и четвертого k-разрядных приемопередатчиков, выходы с пятого по восьмой и с девятого по двенадцатый соединены соответственно с первыми, вторыми, третьими и четвертыми управляющими входами k мультиплексоров пер1 вой и второй групп, тринадцатый, четырнадцатый, пятнадцатый и шестнадцатый выходы блока элементов И-ИЛИ соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов И, выход первого блока контроля четности соединен с вторым входом первого элемента И и первым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго блока контроля четности, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединены с входами первого элемента

ИЛИ, выход которого соединен с первыми входами пятого и шестого элементов

И, выходы элементов ИСКЛ)0ЧА10ЩЕЕ ИЛИ второй группы соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом пятого элемента И и с первыми входами седьмого элемента И и элемента ИЛИ-НЕ, выходы элементов ИСКЛИЧА)ОЩЕЕ ИЛИ третьей группы соединены с входами третьего элемента ИЛИ, выход которого соединен с вторыми входами седьмого элемента И и элемента ИЛИ-НЕ и с шестым входом блока элементов И-ИЛИ, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ четвертой группы соединены с входами четвертого элемента ИЛИ, выход которого соединен с вторым входом элемента

ИЛИ-НЕ, выход которого соединен с вторым входом четвертого элемента И, выход пятого элемента И соединен с вторым входом третьего элемента И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом второго элемен1603391 та И, выходы с первого по четвертый элементов И соединены с входами пятого элемента ИЛИ, выход которого является выходом групповой ошибки!

4 коммутатора, выходы шестого и седьмого элементов И являются соответственно первым и вторым ныходами признакон ошибки канала коммутатора.

1603391

Составитель Г. Стернин

Редактор Т.Лазоренко Техред Л.Сердюкова Корректор И.Муска

Подписное

Тираж 570

Заказ 3386

Р"ИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 с

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10)