Преобразователь параллельного кода в последовательный

Преобразователь параллельного кода в последовательный

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и преобразования цифровых данных. Цель изобретения - расширение области применения за счет формирования формата кода. Преобразователь содержит регистр 1 сдвига, первый 2 и второй 3 дешифраторы нуля, первый дешифратор 4, коммутатор 5, первый 6 и второй 7 генераторы импульсов, триггер 8 и элемент ИЛИ 9, информационные 10 и установочные 11 входы, информационный 12, первый управляющий 13 и второй управляющий 14 выходы преобразователя, второй дешифратор 15, счетчик 16, одновибратор 17, элемент задержки 18, выходы 19 формата кода преобразователя. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 М 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1243098 (21) 44 15639/24-24 (22) 26.04.88 (46) 30.10.90. Вюл. ¹ 40 (72) А.А. Самчинс кий, P .T. Смук, В.С.Танасийчук, В.N.Ñàêàëü и В.Г.Еписеев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹- 1243098, кл. Н 03 М 9/00, 1984. (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО

КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике и может быть использовано в системах передачи и преоб„,SU„„1603529 А 2:

2 разования цифровых данных. Цель изобретения — расширение области применения за счет формирования формата кода.

Преобразователь содержит регистр 1 сдвига, первый 2 и второй 3 дешифраторы нуля, первый дешифратор 4, коммутатор 5, первый 6 и второй 7 генераторы импульсов, триггер 8 и элемент ИЛИ 9, информационные 10 и установочный 11 входы, информационный 12, первый управляющий 13 и второй управляющий 14 выходы преобразователя, второй дешифратор 15, счетчик 16, одновибратор 17, элемент задержки 18, выходы 19 формата кода преобразователя. 1 ил.

1603529

Изо . ретение относится к вь«числи-тельной технике и может быть использовано в системах передачи и преобразования цифровых данных.

Цель изобретения — рас«пирение област: при« :ен ения ЗЯ чеп jl«opNHp OH . IEHß фо1«мята кода .

На чертеже изображена функциональная схема преобразователя.

Прес«б«разо««атель содержит регистр

1 сдвига, первый 2 и второй 3 дешифраторы нуля, первый дешифратор 4„ .коммутатор 5, первыи 6 и второй 7 генераторы импульсов, триггер 8 и эле1 мент ИЛИ 9, информационные 10 и устаEIoDo÷HüE«E 11 входы, информационный 12, ««ер I, j .«ч j! слои 1 5! Рявчя«ОП«не

««.,с, н.j !.;,,«и«: «о«я«а««я, второй дешифратор 1 1, c÷åò÷rlê l6:, oj«новибратор

1«7, элемент 18 задержки и выходы 19 формата кода преобразователя.

Выходы разрядов регистра 1, кроме пулевого и последнего, подключены к соответству«ошим и«ио1«««а««ионнь«входам 25

I0 устройства.

Принцип работы преобра.зователя

««аралл сьного кода B последовательEibil: с>снова««на приблизительном опреи еп;:. ни и формата пр еобря з уемог о кода

30 и рассматривается на примере преобра з она ния двенадцатира зрядног о кода.

При этом первый де.«пкррь«тор 2 нуля

1 состо««т из четырех груп l„

Преобразусмый параллельный код вводится с информационных входов j 0

35 в разряды регистра 1 сдвига, кроме нул евог о и ".pèíàä:öàòoã с разрядов.

Б нулевой разряд регистра 1 сдвига зс- ««! с шва еп ся пос 7 оян ьал 1 е Разрядь«

40 преобразуемого кода и разряды регистра «сдвига совмещаются по первому

1 (младп«ему ра.зряду. В з;= висимости от разрядности преобрязуеь .ого кода на . с «ответствуюпп«х выходах первого деп«ифратора 2 нуля появляются "1". Например, если преобразуемый код 8разрядный, То на тре..-.ье«выходе Il;p ваго дешифратора 2 нуля обязательно имеется "1", а на перво::. и гтором

50 выходах — в зависимсн ги от структуры преобразуемого кода. Пр««этом íа третьем вьп;оде дешифратора 4 также появляе-вся I,, которая поступает на

tt . сг соо" ветству«опций вход ко«мутатора 5 и на выход 12 устройства подключает.я вь«ход 10 го разряда регистра I сдвига.

При наличии ненулевой информации на выходах первогo депп..фряторя 2 нуля, на выходe в«оро о дешифратора 3 нуля появляется "1", которая поступает на вход запуска первого генератора 6 импульсов. Импульсы максимальной частоты с выходя первого генератора 6 импульсов поступают на вход сдвига регистра 1 через элемент

ИЛИ 9. Сдвиг продолжается до тех пор, пока с выхода 10-ro разряда регистра

1 сдвига через коммутатор 5 на счетный вход триггера 8 поступает "1" (старший "àçðÿä преобразуемого кода), При этом триггер 8 устанавливается в единичное состояние. На вход останова первого генератора 6 импульсов поступает "0" с инверсного выхода тригге,>а 8, "-, на вход запуска второго генератора 7 импульсов — "1" с прямого выхода триггера 8. Эта же

tt

1 поступает на первый управляющий выход 13 (начало формата) и свидетельствует о том, что на выходе 12 устройства находится старший разряд преобразуемого кода.

С выхода второго генератора 7 импульсов тактовые импульсы поступают на вход сдвига регистра 1. Сдвиг преобразуемого кода в регистре 1 сдвига продолжается до тех пор, пока на выходе второго дешифратора 3 нуля не появляется "0", который поступает на вход останова второго генератора

7 импульсов. При этом отрицательный перепад напряжения на выходе второго дешифратора 3 нуля поступает на второй управляю ций выход конец формата и свидетельствуе.: о том, что на выходе 12 устройства находится младп«их разряд пр еоб ра з уемог о кода .

Второй p å="jjèjl«ðàòор 3 нуля предназначен для ф««ксяц«пи нулевой информации на ««bv.одах первого дешифратора 2 нуля

«3 зависимости от состояния выходов дешифратора 4, Например, если ..IG третьем выходе дешифратора 4 присуто-.E вует ", " еди««ица тo a-,. орой дешифратор 3 нуля определяет нулевое состояние только первых трех выходов первого дешифраторя 2 нуля. После каждого преобразования необходимо подать на установочный вход 11 импульс нячяльиой 5 OTR«loBKH .

При наличии ненулевой информации на выход!x первого дешифратора 2 нуля на выходе второго депп«фратора 3 нуля появляется положительный перепад импульса, по которому происходит запуск одновибратора гонок при различных синхронизациях работы счетчика 16 импульсов.

Формула изобретения

Составитель О.Неплохов

Корректор Т.. Колб

Техред M.Äèäûê

Редактор Л.Пчолинская

Тираж 660

Подписное

Заказ 3393

ВНИИПИ Гасударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-ÇS, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина,101

5 16035

На выходе второго дешифратора 15 формируется двоичный код числа 3, 6, 9 и 12, если присутствует единичный сигнал на его первом, второй, третьем или четвертом входе соответственно.

Таким образом, после записи преобразуемого кода в регистр 1, в счетчик

16 импульса записывается приблизительное значение формата преобразуемого кода.

Импульсы максимальной частоты с

I выхода первого генератора 6 импульсов также поступают на вход обратного счета счетчика 16. Обратный счет продолжается до тех пор, пока с выхода 10-го разряда регистра 1 сдвига (для данного случая) через коммутатор 5 на счетный вход триггера 8 поступает "1". 20

Таким образом, при появлении на выходе 12 старшего разряда преобразуемого кода-"1", на группе выходов

19 преобразователя находится код 25 действительного значения формата преобразуемого кода. Зпемент задержки

18 обеспечивает устранение эффекта

Преобразователь параллельного кода в последовательный по авт,св.

N - 1243098, о т л и ч а ю щ и й,с я тем, что, с целью расширения области применения за счет формирования формата кода, в него введены одновибратор, элемент задержки, счетчик и второй дешифратор, входы которого объединены с одноименными входами первого дешифратора, выходы второго дешифратора соединены с соответствую- ., щими информационными входами счетчика, выходы которого являются выходом формата кода преобразователя, вход и выход элемента задержки подключены соответственно к выходу первого генератора импульсов и входу обратного счета счетчика, вход и выход одновибратора подключены соответственно к выходу второго дешифратора нуля и входу параллельной записи счетчика.