Устройство стабилизации амплитуды видеосигнала

Устройство стабилизации амплитуды видеосигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к телевидению. Цель изобретения - повышение быстродействия. При превышении видеосигналом порога с выхода формирователя 31 конца строки или кадра срабатывает детектор уровня. С выхода элемента И-НЕ 20 на управляющий вход регистра 15 поступает сигнал "1", разрешая запись информации в регистр 15 с выхода сумматора-вычитателя 14. В конце строки и кадра осуществляется запись результата суммирования содержимого регистра 15 и счетчика 13, а также сброс D-триггеров 10, 11 в исходное состояние. Цель изобретения достигается введением делителя 21 частоты, счетчика 22, блока 23 сравнения кодов, реверсивного счетчика 24, блока 25 постоянной памяти, ЦАП 26, инвертирующего усилителя 27 и источника 28 опорного кода. 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„ 0„„16035

H 04 N 5/18

3МИВЗ,И

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 1483670 (21) 4498883/24-09 (22) 25.10 .88 (46) 30.10.90. Бкд, Р 40 (71) Томский институт автоматизированных систем управления и радиоэлектроники (72) В.С. Титов и В.А. Войтиков (53) 621.397(088.8) (56) Авторское свидетельство СССР

У 1483670, кл. H 04 N 5/19, 1987 ° (54) УСТРОЙСТВО СТАБИЛИЗА1 .КИ АМЛЛИТУДЫ ВИДЕОСИГНАЛА (57) Изобретение относится к телевидению. Цель изобретения — повышение быстродействия. При превышении видеосигналом порога с выхода форми2 рователя 31 конца строки или кадра срабатывает детектор уровня. С выхода элемента И-HE 20 на управляющий вход регистра 15 поступает сигнал "1", . разрешая зались информации в регистр

15 с выхода сумматора-вычитателя 14., В конце строки и кадра осуществляется запись результата суммирования содержимого регистра 15 и счетчика 13, а также сброс D-триггеров 10, 11 в исходное состояние. Цель изобретения достигается введением делителя 21 частоты, счетчика 22, блока 23 сравнения кодов, реверсивного счетчика

24, блока 25 постоянной памяти, ЦАП

26, инвертирующего усилителя 27 и источника 28 опорного кода. 7 ил.

1603538

Изобретение относится к технике телевидения и может быть использовано для стабилизации амплитуды видеоси гнала.

Цель изобретения - повышение быстродействия, На фиг, 1 представлена структурная схема устройства стабилизации амплитуды видеосигнала; на фиг.2 — 10 принципиальные схемы генератора тактовых импульсов, согласующих усилителей, блока отсчетов длины строки и кадра, RS-триггера, видеоусилителя 6 и датчика 5 изображения на ПЗС, на фиг. 3 — принципиальные схемы сумматора-вычитателя, элемента И-НЕ

20, компаратора кодов, регистра, первого счетчика, датчика рассогласования и D-триггеров, на фиг.4 — прин- 20 ципиальные схемы второго счетчика, блока сравнения кодов, реверсивного счетчика, блока постоянной памяти, первого делителя частоты и цифроаналогового преобразователями на фиг.5- 25

7 — временные диаграммы на выходах блоков для всех случаев значечия видеосигнала относительно порогов U, и Б °

Устройство стабилизации амплитуды видеосигнала содержит генератор 1 тактовых импульсов, согласующие усилители 2и 3,, согласуюший усилитель

4 фоточувствительной секции, датчик 5 изображения на ПЗС, видео-" усилитель 6, датчик 7 рассогласов,а35 ния, содержащий детекторы уровня 8 и 9, D-триггеры 10 и 11, первый делитель 12 частоты, первый счетчик 13, сумматор-вычитатель 14, регистр 15, 40

RS-триггер 16, комп аратор 1 7 кодов, формирователь 18 импульсов конца строки или кадра, блок 19 отсчетов длины строки и кадра, элемент И-НЕ

20, Второи делитель 21 частоты, вто- 45 рой счетчик 22, блок 23 сравнения кодов, реверсивный счетчик 24, блок

25 постоянной памяти, цифроаналоговый преобразователь (ЦАП) 26, инвертирующий ycHJlHTBJIb 27, источник

28 опорного кода, тактовый вход 29 первого делителя частоты, выход 30 компаратора кодов, первый выход 31 формирователя импульсов конца строки или кадра первый вход 32 датчика расЭ

55 согласования, выход 33 элемента И-НЕ, второй вход 34 датчика рассогласова" ния, третий вход 35 датчика рассогласования, выход 36 первого делителя частоты, гервые входы 37 компаратора кодов и выход 38 RS-триггера.

Устройство работает в трех случа" ях для максимального значения амплитуды видеосигнапа относительно лоро" гов детекторов уровня 8 и 9 датчика

7 рассогласования следуюшим образом.

1. Амплитуда видеосигнала в течени е с тр оки или к адр а пр евыша ет в ер хний порог (напряжение на выходе ЦАП

26) .

Перед началом считывания очередного кадра с первого выхода 31 формирователя 18 импульсов конца строки и кадра на R-входы D-триггеров 10 и 11 поступает импульс конца строки и кадра, устанавливая их в исходное состояние "0". В момент t4 (фиг.5) амплитуда видеосигнала на выходе видеоусилителя 6 превышает нижний порог

Ug (напряжение на выходе инвертирующего усилителя 27), срабатывает деектор 9 уровня, с выхода которого на

С-вход П-триггера 11 поступает положительный перепад импульса и происходит запись "1", постоянно присутствуюшей на D-входе. В момент t амплитуда видеосигнала на выходе видеоусилителя 6 превышает верхний порог

Ug срабатывает детектор 8 уровня, с выхода которого на С-вход D-триггера

10 поступает положительный перепад импульса и происходит запись "1", постоянно присутствуюшей на 0-входе. С инверсного выхода D-триггера 10 на первый вход элемента И-НЕ 20 поступает сигнал "0", а на второй вход с прямого выхода D-триггера 11 — сигнал "1". Следовательно, с выхода элемента И-НЕ 20 на управляющий вход регистра 15 поступает сигнал ")", разрешая запись информации в регистр

15 с выхода сумматора-вычитателя 14.

На управляюший вход сумматора-вычитателя с инверсного выхода D-триггера

10 поступает сигнал нуля, переводя сумматор-вычитатель 14 в режим суммирования содержимого регистра 15 и первого счетчика 13. Код регистра 15

Nj определяет время экспозиции текущего кадра, а следовательно, и амплитуду видеосигнала. В момент совпадения изменяющегося B ходе отсчета длины строки или кадра кода блока 19 с кодом регистра 15 íà R-вход RS-триггера 16 с выхода компаратора 17 по" ступает сигнал "1", устанавливая его в состояние "0". С..выхода RS-триггера

5 16035

l6 на установочный вход первого счетчика 13 поступает сигнал "0", разрешая работу первого счетчика I 3. Импульсы с (n+l)-ro выхода генератора 1

5 тактовых импульсов поступают на тактовый вход 29 первого делителя 12 частоты, выход которого соединен со счетным входом первого счетчика 13. В конце строки или кадра код первого .счетчика 13 равен 5 N; = N;K, где К— коэффициент деления тактовых импульсов (К « 1); N; - значение текушего кода. В конце строки или кадра передним фронтом импульса их конца осушест- 15 вляется запись результата суммирования N;+,ñoäåðæèìoão регистра 15 N; и первого счетчика 13 5N; а также сброс D-триггеров 10 и 11 в исходное состояние.

2. Если амплитуда видеосигнала в течение строки или кадра не.превьппает нижний порог U», не срабатывает ни один детектор 8 и 9 уровня и D-триггеры 10 и 11 остаются в исходном состоянии, при этом на и ивер сном выходе

D-триггера 10 имеется сигнал "1", которая,поступая на управляющий вход сумматора-вычитателя 14, устанавливает его в режим вычитания. С выхода 30 элемента И-НЕ 20 на управляющий вход регистра 15 поступает сигнал "1", pasрешающий его работу. В конце строки или кадра с выхода сумматора-вычитателя 14 на информационные входы регистра 15 поступает код, равный разности содержимого регистра 15 и первого счетчика 13 N;+ = N — ЬЖ,, который передним фронтом импульса конца стро ки и кадра записывается в регистр 15. 40

3. Если амплитуда видеосигнала в течение строки.или кадра превышает нижний порог U, но не превышает верхний порог U< (фиг.б), срабатывает только один детектор 9 уровня дат- 45 чика 7 рассогласования, при этом на ииверснОм выходе D òðèããåðà IO и на прямом выходе D-триггера ll появляются сигналы "0", которые поступают соответственно на первый и второй входы элемента И-НЕ 20, С выхода элемента И-HE 20 сигнал "0" поступает на управляющий вход регистра 15, запрещая перезапись информации передним фронтом импульса конца строки и кадра, и код регистра 15 остаехся неизменным.

Второй делитель 21 частоты, второй счетчик 22, блок 23 .сравнения кодов, 18 6 реверсивный счетчик 24, блок 25 постоянной памяти, ЦАГ 26, ннвертируюший усилитель 27, источник 28 опорного кода осуществляют адаптапию шага регулирования ДМ; и скорости изменения максимального значения видеосигнала от кадра к кадру. Величина g N определяется коэффициентом деления первого делителя 12 частоты (фиг. 1}.

Коэффициенты деления К выбираются таким образом, чтобы выполнялось неравенство где U < — верхний порог

U - нищий порог, Коэффициенты деления К и соответствующие им значения UI в цифровой форме содержатся в блоке 25. С первого выхода блока 25 постоянной памяти на управляющие входы первого делителя 12 частоты поступает код, определяющий коэффициент деления, а со второго выхода блока 25 на вход UAII

26 — соответствующее ему согласно неравенсту (1) значение О, в цифровой форме, которое с выхода ЦАП 26 в виде напряжения поступает на второй вход 34 датчика 7 рассогласования и через инвертирующий усилитель 27 на третий вход 35 датчика 7 рассогласования.

Изменение коэффициента деления К и соответствующих ему значений верхнего V и нижнего U порогов датчика 7 рассогласования осуществляется последовательной сиеной кода, поступающего с реверсивного счетчика 24 на адресные входы блока 25. Код реверсивного счетчика 24 изменяется через М кадров,.где М вЂ” коэффициент деления второго делителя 21 частоты. В конце М-го кадра импульс конца строки и кадра с первого выхода 31 формирователя 18 импульсов конца строки или кадра поступает на вход вторОго делителя 21 частоты, с выхода которого импульс поступает на счетный вход реверсивного счетчика 24, увеличивая или уменьшая его код на еди- ницу в зависимости от сигнала, поступающего с выхода блока 23 сравнения кодов на вход управления счета реверсивного счетчика 24. Установка в

"0" второго счетчика 22 осуществляется в конце М-го кадра импульсом, 1603538 поступающим с выхода второго делителя

21 частоты на установочный вход.

Если амплитуда видеосигнала в течение строки или кадра превышает нижний порог U<, но не превышает верхний порог Ut то в конце кадра на оба выхода элемента И-НЕ 20 с инверсного выхода D-триггера 10 и прямого выхода

D-триггера 11 поступают сигналы "1" 10 (фиг.6), а с выхода элемента И-НЕ

; 20 на управляющий вход второго счет чика 22 — сигнал "0", запрещающий счет по переднему фронту импульса конца строки и кадра. Если амплитуца видеосигнала в течение строки или кадра превьппает заданный .верхний rroрог U< либо не превышает заданный .нижний порог U< то с выхода элемента И-НЕ 20 на управляющий вход второ- 20 го счетчика 22 поступает сигнал "1

t разрешающей счет. В любом иэ этих

: двух случаев по переднему фронту им пульса конца строки или кадра код счетчика увеличивается на единицу.

Следовательно, в момент прихода на установочный вход второго счетчика 22 импульса сброса с выхода второго делителя 21 частоты код счетчика 22 L соответствует числу кадров, в кото- Зр

:рых амплитуда видеосигнала не нахо,дится в интервале между верхним и

; нижним порогом (за время, равное

M кадрам).

При проектировании телевизионных 35 камер, предназначенных для работы в реальных условиях,, необходимо учи;тывать, что изменение освещенности

Е обычно носит случайный характер .

На оптический вход телевизионной сис- 40 темы А, в состав которой входит устройство стабилизации амплитуды видеосигнала, поступает случайная функция

E(t), система подвергает ее известному преобразованию, в результате 45 чего на выходе системы появляется случайная функция:

TT = А fZCT>,.

Задачей устройства стабилизации является минимизация отклонения регулируемой величины U(t) от заданного значения U Максимальная относительная скорость изменения освещенhE 55 ности, отрабатываемая устройст1 вом стабилизации за один цикл, определяется из выражения:

ЬЕ U< ()

Е - LT -U

2 (2) где U<

"г

Е °!

Формула изобретения

Устройство стабилизации амплитуды видеосигнала по авт.св.У 1483670, — верхний порог1 — нижний порог; максимальная освещенность в i-м кадре, ДŠ— приращение освещенности в (i+1)-м кадре,, При малых значениях E и фиксированных U ИПг не достигается потенциальная точность стабилизации видеосигнала, т,е. когда правая часть выражения (2) много меньше левой. При больших ДЕ, когда неравенство не выполняется,, стабилизация видеосигнала не успевает отрабатывать рассогласование, Следовательно, при фиксированных параметрах U, U2 и . AN

f(U, U ), работоспособно обычное устройство стабилизации только в узком динамическом диапазоне изменения скоростей освещенности. Возникает необходимость осуществлять адаптацию шага регулирования АИ и соответствующих ему значений U, U2 к скорости изменения освещенности. Принцип адаптации основан на формировании оценок характеристики входных сигналов и использования этих оценок при регулировании параметров. Это достигается следующим. Осуществляется выборка объемом в M кадров {М— коэффициент деления второго делителя частоты 21). В этой выборке определяется число кадров, в которых максимальное значение видеосигнала не находилось в интервале между верхним и нижним порогом.(код второго счетчика 22 в конце последнего кадра выборки). Это число сравнивается с заданным (источник 28 опорного кода) °

Если число неудачных исходов больше заданного, то шаг регулирования 6, N соответствующая ему зона нечувствительности (2 60 = Uq — U ), увеличивается. Если меньше, то шаг регулирования ДИ и эона нечувствительяости уменьшается.

Таким образом, быстродействие устройства повьппается за счет адаптации шага регулирования к скорости изменения освещенности.

1603538

10 г,з

521

Ш56ИЕХ

И1 Э7.1

10 07

Ев

1 г

4

0 х даЩлпУ (В

4 42

Х

Ь 4

S

S

050 16

50 g 1

561 ТР2

Р3! Т

561 не10

Р4.1

561И610 1

Р4,2

СТ2 1 с

R. ВВ

Ь с72 1

4 в

4 7ЬУ

Ра боинг

0011 f S

200к

1В

l1

IS

17 о т л.и ч а ю щ е е с я тем, что, с целью повьппения быстродействия, в него введены второй делитель частоты, второй счетчик, блок сравнения кодов, источник опорного кода, реверсивный счетчик, блок постоянной памяти, цифроаналоговый преобразователь (ЦАП) к инвертирующий усилитель, при этом вход второго делителя частоты соединен с прямым выходом фор" мирователя импульсов конца строки илн кадра и первым входом второго счетчика, второй вход. которого подкпючен к выходу элемента И-РЕ, выход второго делителя частоты соединен с третьим входом второго счетчика и счетным входом реверсивного счетчика, вход управления которого соединен

1 1716 f7 16 f720 f7 2f с выходом блока сравнения кодов, групповой выход источника опорного кода подключен к первому групповому входу блока сравнения кодов, к второму: групповому входу которого подключен групповой выход второго счетчика, групповой выход реверсивного счетчика соединен с адресными входами блока постоянной памяти, первый групповой выход которого соединен с входами управления первого делителя частоты, а второй групповой выход блока постоянной памяти подключен к информационному входу ЦАП, выход которого соединен с вторым входом датчика рассогласования непосредственно, а с третьим входом - через инвертирующий усилитель.! 603538

16035.38

Фиг.4

1603538 ю ф) с

Фис. S

Фиа.с

Фис. 7

Редактор Л. Пчолинская

Заказ 3394 Тираж Б35 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Og

Up с ксдишсткв и

Составитель О. Канатчикова

Техред Л.Олийнык Корректор Т.Кол

Т. Колб