Многоканальное устройство для сбора информации

Многоканальное устройство для сбора информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике, телемеханике и вычислительной технике и может быть использовано в системах передачи и приема информации. Цель изобретения - повышение достоверности принимаемой информации. Устройство содержит генератор 1 импульсов, счетчик 2, мультиплексор 3, первый 4 и второй 14 блоки памяти, первый 5 и второй 15 формирователи адреса, первый 6 и второй 16 блоки сравнения приоритетов, элементы И 7,8,12,13,19,20, первый 9 и второй 21 блоки управления передачей, первый 10 и второй 11 блоки обработки информации, первый 17 и второй 18 параллельные интерфейсы. Устройство позволяет обнаружить "срабатывание" любого канала, аппроксимировать это "срабатывание", т.е. очистить от "дребезга", точно привязать ко времени, когда это "срабатывание" произошло, и формировать выходную информацию о каждом "срабатывании" в любом канале. 1 табл., 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (51)5 G 08 С 15/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4415267/24-24 (22) 25,02.88 (46) 07,11.90. Бюл. У 41 (72) В.Л.Чураков, А.В.Кремнев, А.Н.Шахов, С.П.Никитина и Т.Л.Крепышева (53) 621.398 (088.8) (56) Авторское свидетельство СССР

У 1117677, кл. G 08 С 15/06, 1983, (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

СБОРА ИНФОРМАЦИИ (57) Изобретение относится к автоматике, телемеханике и вычислительной технике и может быть использовано в системах передачи и приема информации. Цель изобретения — повышение достоверности принимаемой информации. Устройство содержит генераÄÄSUÄÄ 1605273

2 тор 1 импульсов, счетчик 2, мультиплексор 3, первый 4 и второй 14 блоки памяти, первый 5 и второй 15 формирователи адреса, первый 6 и второй

16 блоки сравнения приоритетов,элементы И 7,8,12,13,19,20, первый 9 и второй 21 блоки управления передачей, первый 10 и второй 11 блоки об1 работки информации, первый 17 и второй 18 параллельные интерфейсы, Устройство позволяет обнаружить "срабатывание" любorо канала, аппроксимировать это "срабатывание", т.е. очистить от "дребезга", точно привязать ко времени, когда это "срабатывание" произошло, и формировать вы- а ходную информацию о каждом "срабатывании" в любом канале. 8 ил,, 1 табл..1605273

Изобретение относится к автоматике, телемеханике и вычислйтельной технике и может найти применение в многоканальных системах передачи и приема информации.

Цель изобретения — повьппение дрстоверности принимаемой информации.

На фиг.1 представлена функциональная схема устройства; на фиг.2 — функ-Ið циональная схема первого блока памяти; на фиг.3 " "функциональная схема первого формирователя адреса; на фиг.4 " схема первого и второго блоков обработки информации; на фиг.5— функциональная схема второго формирователя адреса; на фиг. 6 — функциональная схема второго блока управления передачей; на фиг.7 - структурная схема информации в первом блоке 20 памяти; на фиг. 8 " то же, во втором блоке памяти.

Устройство содержит генератор 1 импульсов, счетчик 2, мультиплексор

3, первый блок 4 памяти, первый фор- 25 мирователь 5 адреса, первый блок 6 сравнения приоритетов, первый 7 и, второй 8 элементы И, первый управления передачей, первый 10 и второй 11 блоки обработки информации, 30 третий 12 и четвертый 13 элементы И, второй блок 14 памяти, второй формирователь 15 адреса, второй блок 16 сравнения приоритетов, первый 17 и второй 18 параллельные интерфейсы, 35 пятый 19 и шестой ?О элементы И,второй блок 21 управления передачей.

Кроме того, на фиг.1 обозначены магистрали данных MD для микроЭВМ, адреса МА и управления МУ. 40

Блок памяти (фиг.2) содержит элементы 22 - 22 6 памяти по числу кристаллов, которые можно выполнить на микросхемах серии 132 РУЗ .

Формирователь адреса (фиг.3) со- 45 держит дешифратор 23, выполненный на микросхеме серии 533 ИД7, мультиплексор 24, микросхему серии 533 КПII элементы ИЛИ 25 1 — 25 . Каждый блок обработки информации, выполненный на микроЭВМ (фиг.4), содержит микропроцессор 26 типа 1810 ВМ86, регистр адреса 27 — микросхема 533ТМ9 ОЗУ 28 сегмента стека — микросхема 54I,ÐÓ2

ПЗУ 29 сегмента прерывания, ПЗУ 30 сегмента кода, ПЗУ 31 начального запуска. Все ПЗУ выполнены на микросхеме 556РТ7. Второй формирователь адре" са (фиг.5) содержит шинные формиров ат ели 32 — 35 на микросхемах

589АП26.

Блок выдачи информации (фиг.6) содержит элемент И 36, буферный регистр 37, блок управления БУ 38,выполненный по схеме распределителя импульсов на микросхеме 533 ИР16, сдвиговый регистр 39.

Для обеспечения работоспособности устройства входящие в его состав остальные блоки могут быть выполнены как параллельно программируемые интерфейсы типа 580ВВ55, первый блок

9 управления передачей — 589АП26, мультиплексор 3 — 533КПII.

Устройство работает следующим образом.

Перед началом работы устройства поступает сигнал "Сброс", который приводит в исходное состояние блоки

10 и 11 и устанавливает в нуль счетчик 2.

Затем счетчиком 2 пересчитываются импульсы с генератора 1 для оцифровки времени и управления мультиплексором 3. Мультиплексор 2 опрашивает входные каналы и информация с входа устройства последовательно записывается в первый блок 4 памяти в соответствии с адресом, формируемым младшими разрядами СI,...,п счетчика 2, За время первого измерения, определяемого одним циклом опроса всех каналов, информация с них записывается в первые разряды с 1-й по 2-ю ячейки блока 4 памяти, как показано на фиг.7 " ° (А - A "). При втором измерении ! (второй цикл опроса) информации,поступающая по всем каналам, записывается во вторые разряды этих же ячеек (фиг. 7, А — А ") и т.д.

В результате шестнадцать измерений (по числу разрядов ОЗУ блока 4 памяти) записываются в первые 2

П ячеек блока 4 памяти. Следовательно, при чтении блоком 10 (микроЭВМ) первой ячейки блока 4 памяти в регистр общего назначения (РОН) записываются

16 измерений первого канала. Затем начинается запись информации во вторую группу ячеек 2" + 1.. .„2х2,коЬ торые содержат измерения с 17 по

32 каждого из каналов фиг.7 (А тФ (2И

A<> A 2 Азг)

Блок 0 (микроЭВМ) по обращении к внешнему устройству, дешифрируемому иа элементе И 8, считывает содержимое (адрес и время) счетчика 2

1605273 через блок 9, т.е. адрес записи информации в блок 4 памяти. Так как блок 4 памяти представляет сегмент данных DS для блока 10 (микроЭВМ), то адрес чтения формируется в регистре SI. Блок 10 (микроЭВМ) рассчитывает разность адресов записи и чтения и, если эта разность больше величины группы, т.е. между адресом считывания и адресом записи располагается целая группа каналов, то блок

10 переходит на алгоритм обработки информации каналов этой группы.

Для устранения конфликтных ситуаций, возникающих при одновременном обращении к блоку 4 памяти на запись (от генератора 1) и чтение (от блока 10), включен блок 6 сравнения приоритетов. Если в блок 4 памяти производится запись информации и в это время блок 10 обращается к этому же блоку на чтение, то чтение информации будет произведено после окончания цикла записи, а на время записи информации с блока .10 снимается сигнал готовность (RDY). Если блок 4 памяти занят чтением информации в блок 10 и в это время пришел запрос на запись, тогда обращение на запись произойдет после окончания цикла чтения.

Сигналы управления записью и чтением с блока сравнения приоритетов

6 поступают на формирователь 5, который коммутирует адрес обращения к блоку 4 памяти. Структура записи информации в блок 4 памяти обеспечивается архитектурой самого блока 4 памяти и формирователей 5 адреса.

Дешифратор 23 (фиг.З) обеспечивает выбор кристалла в блоке 4 памяти (фиг.2, 22 — 2216 ) по каждому из

16 разрядов ячеек, по адресу который поступает со счетчика 2 (разряды

n+l...+n4).

Обращение к блоку 4 памяти (чтение или запись) осуществляется через мультиплексор 24, который коммутирует младшие разряды адреса блока 4 памяти ИЛИ с магистрали адреса блока !

0 (микроЭВИ) или с выходов счетчика 2.

Алгоритм блока !О (микроЭВ1 ) заключается в определении Жакта срабатывания канала (под фактом срабатывания сигнального канала понимают изменения информации в канале в пределах шестнадцати измерений, которые записаны в одной ячейке блока 4 памяти.

С этой целью в начальной области сег5 мента стека SS (ОЗУ 28 сегмента стека), адресуемой регистром BP процессора 26, располагаются предыдущие состояния всех 2 входных сигнальных и каналов.

Срабатывание по каналу должно фиксироваться, если проход в новое состояние подтверждается не менее чем двумя измерениями. Для пояснения приводйтся числовой пример.

Пусть измерения по одному из каналов равны

А А А А АyА АуАSА Аio> 1 "1гЛ„А, А, А„6 э

0001 000100 О 1000 О такие однократные переходы в единицу не считаются срабатыванием.Предположим, что предыдущее состояние этого канала также равно О. Для определе25 ния наличия срабатывания микропроцессор логически умножает этот двоичный код, сдвинутый на один разряд вправо, при этом место крайнего левого разряда занимает предыдущее сос30 тояние этого канала

8, 0001 0001 0001 0000

Предыдущее сос- а 0000 1000 1000 1000 тояние

0000 0000 0000 0000

Нулевой результат логического умножения обозначает, что срабатывания по каналу нет. Пусть измерения по одному каналу равны

А1A2A A A A6А7 АВА9АюАп A«A»A

1111011110111011

Предыдущее состояние равно едини45 це. В этом случае логически перемножаются инверсные измерения по каналу со сдвинутой на один разряд вправо той же инверсией

g. OOOO !OOOO !ООО!Оо

Предыдущее сос- 0000 01000 01000!О тояние

55 0000 00000 0000000

Таким образом, если хотя бы одна из двух описанных проверок дает нулевой результат, значит срабатыва1605273

Аб А

Номер иэ" мерения

1 1

1 1 О 1

Измерение О

Предыду- } щее состояние i

Текущее состояние 1 О

1» »«!

О О О

О ния в канале не было, если срабаты= ванне было, то результат будет отличен от нуля. Если срабатывания в канале не было, то блок 10 (микроЭВМ) переходит к анализу следующего канала до тех пор, пока не будет. обнаружен сработавший канал. Как только обнаружен факт срабатывания канала, в соответствии с алгоритмом блок 10 (микроЭВМ) записывает в блок 14 памяти, который по отношеьию к блоку 10 (первая микроЭВМ) является дополнительным сегментом ES следующие данные: содержимое счетчика 2 в две ячейки памяти, адрес считывания блока 4 памяти (содержимое регистра

SI микропроцессора 26), все шестнадцать измерений канала, в которых зафиксировано срабатывание (фиг.8).

Второй блок 14 памяти является сегментом данных для блока ll (микроЭВМ). Второй блок 11 (вторая микроЭВМ) продолжает обработку информации, записанной в блок 14 памяти.

Так как в блок 4 памяти информация по каналам идет с опережением по отношению к считыванию (с этого же блока 4) в блок 10 для обработки, то время, которое определяется счетчиком 2, ушло вперед по отношению к группе каналов, информация которых в данный момент обрабатывается.Для определения действительного времени записи информации по каналу, который в данный момент обрабатывается блоком 10, надо из кода счетчика 2 вычесть количество полных групп ячеек (по 2 ячеек в каждой группе) умножением на время запоминания одной группы, т.е. время t первого иэме1 рения в группе из 16 каналов — t< .

Целое количество групп ячеек определяется в пределах разности между адресом записи {содержимое счетчика

2 младшие разряды) и адресом считыl

Az Аз А Аз А А1 вания (следующая ячейка во втором блоке памяти) . Номер сработавшего канала определяется по младшим и-разрядам адреса считывания. Далее второй блок 11 (вторая микроЭВМ) переходит к процессу очистки от дребезга шестнадцати измерений, которые записаны в последней ячейке записи срабаты10 ванне канала. Для этого в сегменте стека (ОЗУ 28 сегмент SS) второго блока 11 (вторая микроЭВМ) хранятся предыдущие состояния всех 2 " каналолов, которые первоначально переписываются из ОЗУ стека первого блока 10 (первая микроЭВМ), а затем выбираются по мере срабатывания каналов.

Устранение дребезга производится по следующему алгоритму. Рассматривается предыдущее состояние канала и два последующих состояния, в текущее состояние канала записывается то значение (1 или О), которое преобладает в трех рассматриваемых значениях.

Для пояснения алгоритма приводится числовой пример. Пусть записаны следующие измерения:

30 А А А,, АцАцАБАтАьА А1оАц, А, А, А А А, 00010 1 1011 0 1 1 111

* предыдущее состояние этого канала равно О. Очистка от дребезга производится по следующему алгоритму.

Рассматриваем предыдущее значение (О) и два следующих А ; Ад (0,0,0) и в текущее (преобразованное измерение) записываем О. Затем рассматривается полученное преобразованное измерение (О) и два последующих (А1=

= О и Az = О) и в текущее состояние снова записывается О, Далее рассматривают записанное текущее (0) и измерения Az = 0 и А з = О и т.д. в соответствии с приведенной таблицей.

А to А и А А,у А1 Atg A

1 1 1 1 1 l 1 1 1

1605273

Далее определяется порядковый номер измерения, после которого про"" изошло срабатывание канала, в данном случае 11 6. Так как каждое последующее измерение по каналу отстает на временный интервал, определяемый временем опроса всех каналов (циклом опроса) — t, то для определения точного времени срабатывания t 10 канала количество измерений до срабатывания N = 6 умножается на величину t+ (время цикла опроса) и к полученному результату прибавляют значение интервала времени (t ) первого 15 измерения в группе из 16 каналов с .к= " + Ntu, Далее второй блок 11 (вторая микроЭВМ) выдает информацию о срабатыва- 20 нии канала (точное время < < срабатывания, номер канала N новое состояние канала, в данном случае "1") на вход блока 21 °

Выдача информации осуществляется 25 в следующем порядке, Значение времени срабатывания ка- нала t заносится в регистр 37 по обращенйю блока 11, как ко внешнему устройству, адрес обращения дешифри- 30 руется на элементе И 36, сигналом с которого запускают блок 38 управления, который переписывает содержимое регистра 37 в регистр 39 сдвига. По сигналам, формируемым блоком 38 управления, информация из регистра 39 поступает на выход устройства.

Таким же образом выдается на выход устройства вся остальная информация о срабатывании канала. Далее опи- 4р сываются устройства, которые выполняют вспомогательные функции, т.к. обращение к блоку 14 памяти производится от двух блоков 10 и 11 (двух микроЭВМ), причем эти обращения 45 дешифруются на элементах И 12 и 19, поэтому введен второй блок 16 сравнения приоритетов, который распределяет по времени обращения к общему блоку 14 памяти от двух блоков (микро- 50

ЭВИ) и управляет вторым формирователем 15 адреса. В этом блоке поочередно открываются шинные формирователи 32,33 или 34,35 (фиг;5), подключая к магистрали адреса (МА) и управления (ИУ) блока 14 памяти магистрали адреса и управления одного из двух блоков (микроЭВМ). Для реализации двухсторонней связи между блоками

10 и 11 (микроЭВМ) применены два параллельных интерфейса 17 и 18 ти" па 580 ВВ55. С помощью регистров А этих интерфейсов осуществляется двухсторонний обмен информацией между блоками 10 и 11. С этой целью в соответствии с программой работы ЭВМ 10 и 11 в регистры А интерфейсов 17 и

18 записывается программа режима II, обеспечивающая двухсторонний синхронный обмен между регистрами А параллельно программируемых интерфе йсов, Регистры В интерфейсов предназначены для формирования векторов прерывания и в соответствие с программой каждой микроЭВИ 10 и 11 в них записывается программа режима I — односторонняя синхронная запись в регистр 13.

Работу параллепьно-программируемых интерфейсов 17 и 18 рассмотрим применительно к решению задачи передачи адреса записи блока 14 памяти, который занесен в блоки 10 и 11.Этот адрес записи находится в регистре Д1 блока 10 (первой микроЭВИ), который является дополнительным сегментом (ЕБ),, Данный адрес записи необходимо передать блоку 11 (второй микроЭВМ), чтобы при чтении информации из второго блока 14 памяти адрес чтения не превысил адреса записи. Блок 11 (вторая микроЭВИ), обращаясь через И 20 к внешчему устройству интерфейса 18, вписывает в его регистр вектор прерывания для блока 10 (первой микроЭВМ).

Блок 10 (первая микроЭВМ) по этому вектору, который поступает на вход VEC к запросу прерывания (вход

П1Т), прерывает выполнение своей основной программы поиска сработавшего канала и переходит на программу прерывания, По программе прерывания первый микропроцессор записывает содержимое регистра Д1 во внешнее устройство, которым является регистр А интерфейса 17.

Так как оба регистра А запрограммированы в режиме II работы, то информация из регистра А интерфейса

17 переписывается в регистр А интерфейса 18. Затем блок 10 (первой микроЭВИ) записывает в регистр В интерфейса 17 вектор прерывания для блока

11 (второй микроЭВМ), по этому запросу на прерывание блок 11 (второй микроЭВМ) прекращает выполнить свою

1605273

Ю основную программу и переходит на выполнение программы прерывания. Ро этой программе блок 11 (вторая микроЭВМ) опрашивает регистр А интерфей5 са 18 и записывает его содержимое в микропроцессор второй микроЭВМ.

Многоканальное устройство для сбора информации позволяет обнаружить

"срабатывание" любого канала,апрок- 10 симировать это срабатывание, т.е. очищать от "дребезга", точно привязывать ко времени, когда это срабатывание произошло, и формировать выходной последовательный кадр, содержа- щий информацию о каждом срабатывании в любом канале.

Формула изобрет ения

Многоканальное устройство для сбора информации, содержащее генератор импульсов, первый элемент И,выход которого подключен к первому входу первого блока сравнения приори- 25 тетов, первый блок памяти, счетчик, первый вход которого является управляющим входом устройства, второй, третий и четвертый элементы И, о т— л и ч.а ю щ е е с я тем, что, с 30 целью повышения достоверности принимаемой информации, в него введены мультиплексор, первый и второй формирователи адреса, второй блок сравнения приоритетов, первый и второй блоки управления передачей, первый и второй блок обработки информации, второй блок памяти, пятый и шестой элементы И, первый и второй параллельные интерфейсы, информационные 40 входы мультиплексора являются информационными входами устройства, выход мультиплексора подключен к информа" ционному входу первого блока памяти, выходы которого объединены с соот- 45 ветствующими выходами первого блока управления передачей и подключены к соответствующим информационным входам второго блока памяти, первого параллельного интерфейса и к соответствующим информационным входамвыходам первого блока обработки информации и первого параллельного интерфейса, выход генератора импульсов подключен к вторым входам счетчика и первого блока сравнения приоритетов, первый и второй выходы последнего подключены соответственно к первому и второму управляющим входам первого формирователя адреса, информационные выходы последнего подключены к соответствующим адресным входам первого блока памяти, первый, второй и третий управляющие входы которого подключены к одноименным управляющим выходам первого формирователя адреса, выходы счетчика подключены к соответствующим адресным входам мультиплексора, первым адресным входам первого формирователя адреса и к информационным входам первого блока управления передачей,адресные входы-выходы первого блока обработки информации подключены к сооTHетствующим адресным входам второго формирователя адреса и к соответствующим первым входам первого четвертого элементов И, вторые входые которых подключены к соответствующим управляющим выходам первого блока обработки информации, выход второго элемента И подключен к управляющему входу первого блока управления передачей, выход третьего элемента И подключен к первому входу второго блока сравнения приоритетов, первый и второй выходы которого подключены к одноименным управляющим входам второго формирователя адреса, третий управляющий вход которого подключен к соответствующему управляющему выходу первого блока обработки информации, выход четвертого элемента И подключен к управляющему входу первого параллельного интерфейса,выходы второго блока памяти подключены к соответствующим информационным входам-выходам второго блока обработки индюрмации, первым информационным входам-выходам и входам второго параллельного интерфейса, информационным входам второго блока управления передачей, выход которого является информационным выходом устройства, адресные входы-выходы второго блока обработки информации подключены к соответствующим вторым адресным входам второго формирователя адреса, адресным входам второго блока управления передачей, первым входам пятого и шестого элементов И, вторые входы которых, четвертый управляющий вход второго формирователя адреса и управляющий вход второго блока управления передачей подключены к соответствующим управляющим выходам второго блока обработки информации, выход

13

1605273

Фиг.2 пятого элемента И подключен к второ му входу второго блока сравнения приоритетов, выход шестого элемента

И подключен к управляющему входу второго параллельного интерфейса, третьи .5 выходы первого и второго блока сравнения приоритетов подключены к разрешающему входу первого блока обработки информации, управляющий вход запроса режима работы и задающие входы режима работы которого подключены соответственно к первому информационному выходу и к соответствующим вторым информационным выходам второго параллельного интерфейса, вторые информационные входы-выходы которого подключены к соответствующим вторым информационным входам-выходам первого блока параллельного интерфейса, первый ур информационный выход и вторые информационные выходы которого подключены соответственно к управляющему входу запроса режима работы и соответствующим задающим входам режима работы второго блока обработки информации, информационные выходы второго формирователя адреса подключены к соответствующим адресным входам второго блока памяти, управляющие входы которого подключены к соответствующим управляющим выходам второго формирователя адреса, установочные входы первого и второго блоков обработки информации объединены с первым входом счетчика, четвертый выход второго блока сравнения приоритетов подключен к разрешающему входу второго блока обработки информации.

1605273

l 605273

4 .7

1605273

P рО араЬагпмбаноЯ сраЪальь) банол аыаЯа,.«анаЛа.

Сл рцкащра. Liисфюрмасрлг 8 0ADKe пиия т и10, Риг 8

Составитель В. Струков

Техред М.Дндык

Корректор М.Максимишинец

Редактор Н. Лаэоренко

Заказ 3455 Тираж 444 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101