Многоканальное устройство для обработки хроматографических сигналов

Многоканальное устройство для обработки хроматографических сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах. Целью изобретения является повышение точности, помехоустойчивости и расширение функциональных возможностей за счет обеспечения опроса каналов в произвольной последовательности. Устройство содержит генератор 1 тактовых импульсов, клавишный блок 2 ввода, вычислительный блок 3, выполненный на микроЭВМ, делитель 4 частоты, мультиплексор 5, блок 6 памяти, блок 7 вывода, блок 8 индикации регистр 9 адреса, блок 10 памяти данных, блок 11 памяти команд, селектор 12, аналого-цифровой преобразователь 13, коммутатор 14 аналоговых сигналов, регистр 15 канала и связи 16 - 70. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) 1"ОС

ПО

ПРИ

»

1 1 1

KA (21) (22) (46) (72) (53) (56) кл хро

Зин (54)

ДЛ

СКИ

93 Ф5

О

О б1. 52

Ю

ДАРСТВЕННЫЙ КОМИТЕТ

ЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ГКНТ СССР

ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

494552/24-24

7.10,88

3.11.90. Бюл. М 43 .В.Столяров и В.Л.Авдоничев

81.323 (088Я) атент США М 3488480, 06 F 15/20, G 06 G 7/48, 1970, илис Я.Я. и др. Первичная обработка атограмм и спектров на 3BM. — Рига, тне, 1980. вторское свидетельство СССР

2826, кл. G 06 F 15/20, 1977.

МНОГОКАНАЛЬНОБ УСТРОЙСТВО

ОБРАБОТКИ ХРОМАТОГРАФИЧ ЕСИГНАЛОВ (s1)s G 06 F 3/05, 15/74 (57) Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах, Целью изобретения является повышение точности, помехоустойчивости и расширение функциональных возможностей за счет обеспечения опроса каналов в произвольной последовательности. Устройство содержит генератор 1 тактовых импульсов, клавишный блок 2 ввода, вычислительный блок 3, выполненный на микро-ЭВМ, делитель 4 частоты, мультиплексор 5, блок 6 памяти, блок 7 вывода, блок 8 индикации, регистр 9 адреса, блок 10 памяти данных, блок 11 памяти команд, селектор 12, аналого-цифровой преобразователь 13, коммутатор 14 аналоговых сигналов, регистр 15 канала и связи 16 — 70. 3 ил.

1608638

5S

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах, . например, в переносных и автономных системах сбора и обработки аналоговых, в том числе и хроматографических сигналов.

Целью изобретения является повышение точности, помехоустойчивости и расши рение функциональных возможностей за счет обеспечения опроса каналов в произвольной последовательности.

На фиг.1 представлена схема устройства; на фиг..2 — графическое пояснение параметров обрабатываемых сигналов; на фиг.3 — блок-схема алгоритма работы устройства.

Устройство содержит генератор 1 такто- . вых импульсов, клавишный блок 2 ввода, вычислительный блок 3, выполненный на микро-3ВМ, делитель 4 частоты, мульти-. плексор 5, блок 6 памяти, блок 7 вывода, блок 8 индикации, регистр 9 адреса, блок 10 памяти данных, блок 11 памяти команд, селектор 12, аналого-цифровой преобразователь 13 (АЦП), коммутатор 14 аналоговых сигналов, регистр 15 канала, связи 16 — 70.

Устройство работает следующим образом, При подаче питания генератор 1 тактовых импульсов начинает вырабатывать тактовую последовательность импульсов, которая поступает на вход блока 3. На выходе 18 блока 3 появляется тактовая последовательность импульсов, синхронная с внутренней частотой синхронизации вычислительного блока 3. Период следования этих импульсов соответствует машинному циклу блока 3.

В регистре 9 адреса по отрицательному перепаду сигнала на входе 51 запоминается адрес команды в блоке 11 памяти команд, которая будет выполняться в данном машинном цикле.

Управляющий сигнал с выхода 30 блока

3 поступает на вход 41 блока 11 памяти команд, Код команды по шине 23 адреса данных поступает в блок 3, Устройство работает по алгоритму (фиг,3), который в виде последовательности команд хранится в блоке 11 памяти команд.

Управляющий сигнал с выхода 20 блока

3 поступает на вход 53 выборки селектора

12. Адрес внешнего устройства с выхода . регистра адреса поступает на адресный вход 56 селектора 12.

Под действием управляющего сигнала

22 вычислительного блока 3, который поступает на вход 55. селектора 12, на выходе 29 формируется сигнал, который страбирует запись кода номера аналогового сигнала, 10

Код номера аналогового сигнала поступает от блока 3 по шине 23 на вход 57 регистра

15. На основании кода, записанного.в ре-. гистр 15, коммутатор подключает к входу аналого-цифрового преобразователя 13 соответствующий аналоговый сигнал.

Управление коммутатором 14 с помощью регистра 15 позволяет устанавливать частоту опроса каждого входного аналогового сигнала, исходя из частотных свойств самого сигнала. В свою очередь, оптимальная частота опроса каждого входного аналогового канала позволяет экономить память блока 10.

В регистре 9 адреса фиксируется адрес следующего внешнего устройства, повторяется цикл обращения к селектору 12, в результате которого на выходе 28 селектора 12 формируется сигнал, который поступает на вход 60 запуска аналого-цифрового преобразователя 13.

Тактовые. импульсы с выхода 26 делителя 4 частоты поступают на тактовый вход 58 аналого-цифрового преобразователя 13.

При вводе кода из аналого-цифрового преобразователя 13 в блок 3 нэ выходе 21 блока 3-формируется сигнал, поступающий на вход 54 селектора 12, 8 результате на выходе 27 селектора 12 формируется сигнал, поступающий на вход 59 разрешения вгода данных аналого-цифрового преобразователя, по шине 23 поступает в блок 3.

Вычислительный блок 3 в темпе реального времени производит синхронный расчет значения первой, второй и третьей производных по формуле Савицкого

yi = (— 2 Yi-2 — у -1+ ун1+ 2 ун2) /10. (1)

Повышение точности обеспечивается тем, что измерения проводятся при более оптимальном соотношении сигнал/шум (в точках перегиба, где вторая производная обращается в ноль), измерение экстремум производится через регистрацию первой производной сигнала s момент обращения в ноль второй производной, время выхода регистрируется в момент обращения в ноль третьей производной (фиг.2). Далее, нэ базе этой инфопмэции рассчитывается оценка амплитуды сигнала по соотношению

А M =(max (y ) — min (у )) X (t. — 11) (и — т) (2)

12 — 11 где АМ вЂ” оценка амплитуды сигнала, max(y ), пип (у ) — максимальное и мини1 . I мальное значение производной сигнала у соответственно;

t — время выхода;

t1 — время регистрации max (у );

I, t2 — время регистрации min (у ).

1608638 ны нят быт мят етс на па щи кот вхо рег бло ду. ши

18 час тов вхо сов кла кла исх зап зул ото ка ми по пр из тел на уп мя пл сиг по бл вх ши да му по

er ад

5 па ще ко со па бл

Результаты расчетов, их промежуточзначения, исходные параметры храя в блоке 10 памяти данных и могут отображены в блоке 8 индикации.

При обращении блока 3 к блоку 10 паданных на выходе 62 блока 3 формирусигнал обращения, который поступает ход 63 управления доступом к блоку 10 яти данных. Под действием управляюсигналов с выходов 21 и 22 блока 3, рые поступают на соответствующие

ы 52 и 61, и адреса, который с выхода стра 9 поступает на адресный вход 39 а 10, происходит обмен данными межлоком 3 и блоком 10 памяти данных по е 23.

Тактовая последовательность с выхода лока 3 поступает на вход 50 делителя 4 оты. С выхода 17 делителя частоты такя последовательность поступает нз

32 блока 3. Период следования импульна входе 32 определяет период опроса иатуры блока 2, Наличие в устройстве иатуры позволяет оперативно менять дные данные, используемые в работе, ашивать вычислительный блок 3 о ретатзх обработки входных сигналов с ражением результатов на блоке 8 индиНа выходе 16 делителя 4 частоты форуется периодический сигнал, который тупает на вход 35 мультиплексора 5 и дназначен для управления считыванием лока 6 памяти. Сигнал с выхода 16 деличастоты 4 поступает на вход 64 блока 7, ыходе 22 блока 3 формируется сигнал, авляющий записью данных в блок 6 паи, который поступает на вход 38 мультиксора 5, С выхода 43 мультиплексора 5 ал управления записью и считыванием тупает на вход 45 блока 6 памяти.

Данные, предназначенные для записи в к 6 памяти, поступают нз вход 46 по е 23. С выхода 25 делителя 4 частоты нз д 34 мультиплексора 5 поступают младразряды адреса блока 6 памяти, с выхо24 делителя 4 частоты на вход 33 ьтиплексора 5 и вход 48 блока 7 вывода тупают старшие разряды адреса блока 6.

На вход 36 мультиплексора 5 поступаадресные разряды с выхода регистра 9 еса. Адрес с выхода 42 мультиплексора оступает на адресный вход 44 блока 6 яти. Управление мультиплексором осутвляется сигналом с выхода 19 блока 3, орый поступает на вход 37 мультиплека 5.

Данные с выхода блока 6 памяти постут на вход 49 блока 7. Сигналы с выхода ка 7 поступают на блок 8 индикации.

При установке в исходное состояние (фиг.3) осуществляется инициализация необходимых областей для запоминания данных, счетчиков и регистров состояния, программируется частота таймерных прерываний.

Программа работает с частотой таймерных прерываний.

Блок 71 осуществляет сьем данных с

АЦП, формирует счетчик времени, суммирует снятые с АЦП данные в сумматоре и увеличивает счетчик числа снятых данных.

Далее блок 72 сравнивает этот счетчик с заданным значением и оТ знака сравнения переходит либо к блоку 71, либо к блоку 73, который в зависимости от сравнения с заданным временем работы счетчика времени переходит либо к блоку 74, осуществляющему регистрацию результатов, либо переходит на формирование массива (блок 75) суммированных данных. Далее по сформированному массиву 76 осуществляются расчеты по формуле (1), Блок 77 формирует массив производных, блок 78 рассчитывает по формуле вторую производную с последующим формированием в блоке 79 массива 2-х производных. Блок 80 рассчитывает аналогично

3-ю производную и блок 81 формирует массив 3-й производной. Анализ состояния в блоке 82 передает управление ветке поиска начала (блок,83) с последующим запоминанием необходимых для блока 4 значений и установкой (блок 74) признака поиска максимума с возвратом к блоку 71 или по ветке из блоков 85 — 87, регистрирующих соответ-. ственно время максимума пика, проверкой условия сброса, состояния регистра состояния в ноль, установкой (блок 87) поиска конца пика или по ветке из блоков 88 — 91 осуществляется поиск конца (блок 88), проверки условия сброса регистра состояния в начало (блок BQ), расчет амплитуды сигнала по формуле (2) с занесением результата в буфер и после установки регистра состояния в поиск начала пика (блок 91) переход к блоку 71. Далее работа циклически повторяется ро времени окончания работы (блок 73) и перехода к блоку 74 — регистрации результатов, Устройство может быть реализовано на микросхемах, серийно выпускаемых отечественной промышленностью, В качестве вычислительного блока 3 может быть использована однокристальная микро-3 В М серии 1816. Блоки памяти устройства могут быть реализованы на микросхемах 537 и 573 серий, аналого-цифровой преобразователь нз 572 серии, коммутатор аналоговых сигналов нз 590 серии, Все остальные блоки могут

1608638 быть реализованы на.микросхемах 561 серии.

Формула изобретения

Многоканальное устройство для обработки хроматографических сигналов, содержащее коммутатор аналоговых сигналов, генератор тактовых импульсов, селектор, блок памяти данных, аналого-цифровой преобразователь, информационный вход которого соединен с выходом коммутатора

,аналоговых сигналов, информационный

Вход KoTQpol 0 является Входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, помехоустойчивости и расширения функциональных возможностей за счет обеспечения опроса каналов в произвольной последовательности, в него введены клавишный блок ввода, вычислительный блок, делитель частоты, мультиплексор, блок памяти, блок вывода, регистр адреса, регистр канала и блок памяти команд, причем выход генератора тактовых импульсов соединен с синхронизирующим входом вычислительного блока, который соединен двусторонними связями с клавишным блоком ввода, тактовый выход вычислительного блока соединен с синхронизирующим входом регистра адреса и с входом делителя частоты, первый выход которого подключен к входу опроса клавиатуры вычислительного блока, второй выход делителя частоты подключен к первому информационному входу мультиплексора и к первому информационному входу блока вывода, третий выход подключен к второму информационному входу мультиплексора, четвертый выход подключен к третьему информационному входу мультиплексора и к входу разрешения выдачи блока вывода, пятый выход делителя частоты соединен с тактовым входом аналого-цифрового преобУ разователя, первый выход мультиплексора соединен с адресным входом блока памяти, вход записи-считывания которого соединен с вторым выходом мультиплексора, выход, 5 блока памяти соединен с вторым информационным ВхОдОм блОка вывода, ВыхОд кОтОрога является выходом устройства, выход регистра адреса соединен с адресными входами мультиплексора, блока памяти дан10 ных, блока памяти команд и селектора, информационный выход вычислительного блока соединен шиной с информационными входами регистра адреса, регистра канала, блока памяти и блока памяти данных, ин15 формационный вход вычислительного блока соединен шиной с информационными выходами блока памяти данных, блока памяти команд и аналого-цифрового преобразователя, соответственно выходы селектора со20 единены с входом разрешения ввода, с входом запуска аналого-цифрового преобразователя и с входом записи регистра канала, первый управляющий выход вычислительного блока соединен с первым

25 управляющим входом мультиплексора, второй управляющий Вход мультиплексора, вход записи блока памяти данных и вход разрешения ввода селектора соединены с вторым управляющим выходом вычисли30 тельного блока, третий управляющий выход которого соединен с входам выборки селектора, четвертый управляющий выход подключен к входу считывания блока памяти данных и к входу разрешения ввода селек35 торэ, пятый управляющий выход вычисли тельного блока соединен с входом разрешения доступа блока памяти данных, шестой управляющий выходсоединен с входом записи блока памяти команд, выход ре40 гистра канала соединен с адресным входом коммутатора аналоговых сигналов.

1608638