Логический анализатор для регистрации результатов контроля

Логический анализатор для регистрации результатов контроля

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может использоваться для контроля цифровых устройств. Цель изобретения - повышение надежности анализатора за счет упрощения его схемы. Логический анализатор содержит два цифроаналоговых преобразователя 1, 2 три мультиплексора 3, 4, 5, два счетчика 6, 7, шифратор 8, два переключателя 9, 10, блок постоянной памяти 11, генератор импульсов 12, три фильтра низких частот 13, 14, 15, элемент И 16, резистор 17, блок отображения 18 и многоразрядный щуп 19. Цель изобретения достигается благодаря вводу элементов И 26-28 и выполнению счетчика 7 в виде трехразрядного счетчика в коде Грея, соединенного выходом переполнения с тактовым входом счетного триггера. 6 ил., 2 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИ К

Ы -= РЕСПУ БЛИН (l9) (51) С Об Г 11/ОО

ГОСУД А

ПО ИЗО Р

ПРИ Т

ОРСНОМУ СВИДЕТЕЛЬСТВУ

НАВ

ГИЧЕСКИИ АНАЛИЗАТОР ДЛЯ РЕГИРЕЗУЛЬТАТОВ КОНТРОЛЯ обретение относится к вычислитехнике и может использоватьконтроля цифровых устройств.

23 2 (54) Л

СТРА| (57) И

- тельно ся для (21) 4 0 (22) 1 (46) 2 (71) Р (б гическ и (72) И 3 и Н.А.! у (53) 6 1 (56) А т

М 1111 6

Авт р

Ф 1411 4

ТВЕННЫЙ НОМИТЕТ

ETEHHRM И ОТКРЫТИЯМ

СССР

8152/24-24

04.88

11.90. Бюл. Р 43 инский авиационный технолоинститут .Альтерман, В.М.Комаров бин .326.7(088.8) орское свидетельство СССР

6, кл. G 06 F 11/00, 1982. ское свидетельство СССР

9, 1988.

Цель изобретения — повышение надежности анализатора за счет упрощения его схемы. Логический анализатор содержит два цифроаналоговых преобразователя

i, 2, три мультиплексора 3, 4, 5, два счетчика 6, 7, шифратор 8, два переключателя 9, 10, блок постоянной памяти 11, генератор импульсов 12, три фильтра низких частот 13, 14, t5 элемент И 16, резистор 17, блок отображения 18 и многоразрядный щуп 19.

Цель изобретения достигается благодаря вводу элементов И 26-28 и выполнению счетчика 7 в виде трехраэрядного счетчика в коде Грея, соединенного выходом переполнения с тактовым вхолом счетного триггера. 6 ил., 2 табл.

1608668

Изббретение относится к вычислительной технике и может быть использовано для контроля цифровых устройств.

Целью изобретения является повышение надежности за счет упрощения анализатора.

На фиг.1 представлена структурная схема анализатора; на фиг.2— диаграмма время-выход четырехразряд" ного двоичного счетчика; на фиг.3диаграмма вход-выход комбинационного преобразователя кода 8-4-2-1 в код 2-4-2-1; на фиг.4 — диаграмма вы- 11 ход-выход для автомата Уилкса; на фиг.5 — формирование на диаграмме двух шестнадцатиричных цифр (1 байт) вблизи узлов координатной сетки; на фиг.б — схема второго счетчика °

Анализатор содержит первый 1 и второй 2 цифроаналоговые преобразователи, первый 3, второй 4 и треI

t, тий 5 мультиплексоры, первый 6 и второй 7 счетчики, шифратор 8, пер- 25 вый 9 и второй 10 переключатели, блок 11 постоянной памяти, генератор.

12 импульсов, первый 13, второй 14 и третий 15 фильтры низких частот, первый элемент И 16,токоограничиваю- 30 щий элемент, выполненный на резисторе 17, блок 18 отображения, многоразрядный щуп 19, а также контролируемую схему 20.

На фиг.1. показаны первая 21, вторая 22 и третья 23 группы информа" ционных входов, выход 24 синхронизации, вход 25 сброса, элементы И 26—

28, четвертая группа 29 информационных входов. 40

Второй счетчик (фиг.б) содержит трехразрядный счетчик 30 в коде Грея и счетный триггер 31.

Все блоки, входящие в логический анализатор, стандартные и могут быть 45 реализованы на микросхемах серии

К 155. В качестве блока 18 отображения может быть использован осциллограф, например, С1-83.

Анализатор работает следующим об50 разом.

Он обеспечивает возможность формирования различных диаграмм, характеризующих функционирование контролируемой схемы 20. Тип отображаемой диаграммы (режим работы логическо55 го анализатора) выбирается переключателем 9, в соответствии с положением которого на выходе шифратора 8 формируется код управления режимом. В соответствии с выбранным режимом мультиплексор 3 пропускает на вход цифроаналогового преобразователя (ЦАП)

1. код выходного сигнала или код состояния группы контрольных точек контролируемой схемы 20. При этом мультиплексор 4 пропускает на вход

ЦАП 2 код с выхода счетчик<а 6 или код с группы информационных входов

23 схемы 20, или код группы контрольных точек схемы 20, или код выходного сигнала схемы 20. Выходные сигналы ЦАП 1 и 2 поступают соответственно на входы вертикальной и горизонтальной развертки блока 18 отображения. Это приводит к формированию диаграммы на экране блока .отображения.

Различные виды диаграмм, получаемые в зависимости от режима работы логического анализатора, представлены в табл.1.

При проведении анализа контролируемая схема 20 находится в рабочем режиме. На нее поступают рабочие входные сигналы, сигнал синхронизации и сигнал начальной установки.

Выбирая определенные режимы отображения, оператор имеет возможность получить с помощью блока 18 требуемую диаграмму. Эти диаграммы дают возмож-. ность контролировать последователь-. ность и достоверность генерации внутренних состояний схемы 20, а также ее входных и выходных сигналов. По характеру отображаемой диаграммы можно судить о правильности работы контролируемой схемы, а по искажению диаграммы производить диагностику неисправностей.

Однако для полной характеристики контролируемой схемы необходимо знать значения различных дополнительных сигналов в каждой из точек отображаемой диаграммы. В предлагаемом логи,ческом анализатсре обеспечена возможность контроля как одноразрядного, так и многоразрядного дополнительного сигнала. Состояние этих сиг-, налов схемы 20 подается в логический:: анализатор с помощью многоразрядного щупа 19. Положение переключателя

10 определяет режим отображения дбполнительного сигнала, т.е. его разрядность. При этом возможно отображение состояния дополнительного сиг1608668 нала в ный до ричной сигнал разряд двойно (вась нал). ны сле не бло

О-F, 0 . Для тов щу исполь мяти, (ФНЧ), этом т ционир

Грея, младше входом мого с дом ка ра 1 н чика 7 рому к чик 6 состоя изменя и2,т ражени ющий у аграмм

Так

1 с ЦАП 1 ной се выбран ризующ сигнал

Фор динатн образо рядов тры 13 сигнал образом, выходные сигналы и 2 выбирают узлы координатки, в которых отображается в ой форме информация, характея состояние дополнительного рование цифры в узле коорй сетки происходит следующим

Сигналы с младших трех разчетчика 7, проходя через филь15,суммируются с выходными соответствующих ЦАП и пока входы горизонтального и ьного отклонения луча блока ажения. Это приводит к тому, зле координатной сетки диэлектронный луч движется по ому контуру, совпадающему с нием цифры 8. Переход счетз одного состояния в другое т к перемещению луча по соующему участку (сегменту) нтура. Если этот переход осуется при единичном сигнале луча, то, вследствие сгластупа вертика

18 отоб что в аграммь замкнут начерт чика 7 привод ответст этого ществля подсвет двоичной форме (адноразрядалнительный сигнал), восьми(тр ехра зрядный доп ол нит ельный шестнадцатиричной (четырехый дополнительный сигнал) и шестнадцатиричной формах разрядный дополнительный сигсоответствии с этим возмажующие варианты цифр на экраа отображения: 0-1, 0-7, -FF. преобразования кода с контака 19 в цифры на диаграммах уются блок 11 постоянной паильтры 13-15 низких частот генератор 12 и счетчик 7. При и младших его разряда функют в соответствии с кодом . выход переполнения третьего о разряда соединен со счетным четвертого разряда, образуе- етным триггером 3 1. С прихоого 16-го импульса генератовыходе старшего разряда счетформируется сигнал,по котонтролируемая схема 20 и счетереходят в следующее рабочее ие. Если в результате этого тся сигналы на входах ЦАП 1 электронный луч блока отобпереместится в соответствуел координатной сетки на диВ целях уменьшения количества ячеек блока 11 старшие входные линии мультиплексора 5 поступают на адресные входы блока памяти через элементы И 26-28. Управление ими осуществляется кодом с переключателя

10.В результате на адресных входах блока 11 памяти, соответствующих тем выходным линиям мультиплексора 5, которые не являются информационными (3 старших линии — контроль одной точки, 1 старшая линия — контроль трех точек), устанавливается сигнал логического нуля.

Если одновременно контролируется

8 †разрядн дополнительный сигнал

45 схемы 20 (паложение 2Н переключателя

10), то в тот момент, когда старший

4-й разряд счетчика 7 установится в единицу, сигнал логического нуля с выхода элемента И 16 подключит старшие четыре разряда многоразрядного щупа 19 через мультиплексор 5 и элементы И 26-28 к адресным входам блока 11. Одновременно, этим же сигналом снимется смещение на горизонтальное

55 отклонение луча блока 18 отображения вблизи узла координатной сетки диаграммы. В результате обеспечивается формирование старшей цифры 8разрядного кода слева от младшей.!

О !

25 живания фронт.эв сигналов с младших разрядов счетчика 7 фильтрами 13 — 15, на экране блока 18 отображения возникнет заметный след длиной в адин сегмент. Управление подсветкой луча блока 18 отображения в каждом из состояний счетчика 7 дает вазможность отображения любой цифры ат 0 да F.

Эта реализуется с помощью одно- разрядного блока 11, в котором записана информация по управлению подсчеткай луча блока 18 отображения.

В табл.2 представлено кодирование блока 11. Каждая клетка этой таблицы соответствует одному из 128 возможных адресов. Строки таблицы соответствуют 8 возможным состояниям (кодиравание в восьмиричной системе) 3-разрядного кода с младших разрядов счетчика 7, поступающего на младшие разряды адреса. Столбцы таблицы соответствуют 16 возможным состояниям (кодирование в шестнадцатиричной системе) 4-разрядного кода, поступающего с мультиплексора

5 на старшие разряды адреса.

1608668

На фиг.5 показан пример формирования кода FA. Здесь Х1, Y и У сигналы управления лучом, поступающие соответственно с первого, второго и третьего выходов счетчика 7;

Х вЂ” сигнал смещения между двумя соседними цифрами, поступающими через резистор 17 с выхода элемента

И 16; X> Y — расстояние между соседними узлами координатной сетки диаграммы. Размеры и наклон цифр, удобные для восприятия, обеспечиваются параметрами ФНЧ 13-15.

Таким образом, в предлагаемом логическом анализаторе достигнуто сокращение объема блока постоянной памяти, которое обеспечивает повышение надежности предлагаемого логического анализатора.

Формула изобретения

Логический анализатор для регистрации результатов контроля, содержащий два цифроаналоговых преобразователя, три мультиплексора, два счетчика, шифратор, два переключателя, блок отображения, многоразрядный щуп, три фильтра низких частот, блок постоянной памяти, генератор им- пульсов, токоограничивающий элемент, выполненный на резисторе, первый элемент И, причем группы выходов первого и второго мультиплексоров соеди" иены с группами входов соответственно первого и второго цифроаналоговых е преобразователей, первые и вторые группы информационных входов первого и второго мультиплексоров попарно объединены и образуют соответственно первую и вторую группы ин,формационных входов анализатора для подключения соответственно групп выходов и группы контрольных точек контролируемой схемы, третья группа информационных входов второго мультиплексора является третьей группой информационных входов анализатора

I для подключения к информационным входам контролируемой схемы, группа разрядных выходов первого счетчика qoåäèиена с четвертой группой информационньж входов второго мультиплексора, старший разрядный выход второго счетчика соединен с первым входом первого элемента И, тактовым входом первого счетчика и образует выход синхронизации анализатора для подключения к одноименному входу контролируемой схемы, входы сброса первого и второго счетчиков объединены и образуют вход сброса анализатора для подключения входа сброса контролируемой схемы, подвижные контакты первого и второго . переключателей подключены к шине нулевого потенциала, группа замыкающих контактов первого переключателя соединена с группой входов шифратора, первый выход которого соединен с адресным входом первого мультиплексора, второй и третий выходы шифратора соединены с первым и вторым адресными входами второго мультиплексора, вьжоды первого и второго цифроанало". говых преобразователей подключены соответственно к входам вертикальной и горизонтальной развертки блока отображения, группа входов многоразрядного щупа является четвертой группой информационных входов анализатора для подключения к контрольным точкам контролируемой схемы, выход блока постоянной памяти подключен к входу управления подсветкой блока отображения, выход генератора импульсов соединен с тактовым входом второго счетчика, младшие разрядные выходы с первого по третий которого соединены с младшими адресными входами с первого по третий блока постоянной памяти и входами фильтров низких ча-, стот с первого по третий, первый выход третьего мультиплексора соединен с четвертым адресным входом блока постоянной памяти, группа информационных входов, третьего мультиплексора соединена с группой выходов многоразрядного щупа, первый замыкаю" щий контакт второго переключателя соединен с инверсным входом первого элемента И, выход которого соединен с адресным входом второго мультиплек" сора и через резистор подключен к входу горизонтальной развертки блока отображения, отличающийся, тем, что, с целью повышения надежности за счет упрощения анализатора, он содержит второй, третий и четвертый элементы И, первые входы кото- . рых соединены соответственно с вторым, третьим и четвертым выходами третьего мультиплексора, а выходы— с пятым, шестым и седьмым адресными входами блока постоянной памяти,выход первого фильтра низких частот подключен к входу горизонтальной разверт9 16(? 86 блока отображения, выходы нторои третьего фильтров низких частот включены к нходу вертикальной разтки блока отображения, причем втосчетчик содержит трехразрядный

5 тчик в коде Грея и счетный тригвходы сброса которых объединены бразуют вход сброса второго счета, тактовый вход счетчика в коде я образует одноименный вход вто68

l0 рогс счетчика, выход переполнения счетчика н коде I ðåÿ соепинен с тактовым входом счетно о триггера, разрядные выходы счетчика R коде Грея являются младшими разрядными выходами с первого по третий второго счетчика, выход счетного триггера является старшим разрядным выходом второго счетчика.

ro по ро сч

re и

Гр

Та блица 1

Диаграмма контролируемой схемы 20 на экране блока отображения 18 аргумент/ функция

Код на выходе шифратора 8

Положение переключателя

1 2 3

ВЫХОД. КОД Y /ВЫХОД, КОД Y

ВНУТРЕННЕЕ СОСТОЯНИЕ 0/ВЫХОД, КОД Y

ВХОД, КОД Х/ВЫХОД, КОД У

ВРЕМЯ t/ÂÛÕÎÄ, КОД Y

ВЫХОД, КОД Y/ÂÍÓÒÐÅÍÍÅÅ

СОСТОЯНИЕ, КОД

ВНУТРЕННЕЕ СОСТОЯНИЕ О /

ВНУТРЕННЕЕ СОСТОЯНИЕ Оа

ВХОД, КОД X/ÂÍÓÒPÅÍÍÅÅ

СОСТОЯНИЕ

ВРЕМЯ t/ÂÍÓÒÐÅÍÍÅÅ

СОСТОЯНИЕ О

0 0

О 0

3

0 1

0 1

1 0

1 0

П р и м е ч а н и е. Режимы, отмеченные знаком +", эффективно используются при большой размерности кодов выходного сигнала и группы контрольных точек, причем младшие разряды кодов поступают на нторой мультиплексор 4, а старшие— на первый мультиплексор 3.

Таблица 2

Старшие разряды адреса (Н)

0 1 2 3 4 5 6 7 8 9 А В С D Е F

1 0 0 0 1

1 1 0 1 1

0 1 1 1 1

0 1 1 1 1

1 0 О 0 0

1 1 1 0 0

О 0 1 1 1

1 1 0 1 1 адшие эряды реса

0 1 0

1 1 0

2 0 0

3 1 1

4 0 0

5 1 1

6 1 0

7 1 0

О 1 О 1 1 1

О 1 1 0 1 1

0 1 1 1 1 О

1 1 1 1 0

0 .0 О О О 0

1 1 1 1 0 0

0 1 t 1 1 1

1 1 1 1 0 1

1 11 1

1 1 0

1 1 1

1 0 0

0 О О

1 0 0

0 1 1

0 1 1

1608668

0125056 7S9ABCDEF

8 б

5 ф

1

1608668

1608668

Составитель N.Èâàíoâ

Редактор А.Шандор Техред M.Äèäûê Корректор А.Осауленко

Заказ 3618 Тираж 568, Подписи ое

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

f13035, Москва, Ж"35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. ужгород, ул. Гагарина, 101