Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для тестового контроля логических блоков. Целью изобретения является повышение достоверности контроля. Устройство содержит формирователь тестов, генератор импульсов, формирователь последовательности импульсов, блок сравнения, блок маски, элементы ИЛИ, НЕ, триггер, блок управления и блок фиксации отказов. В устройстве увеличена информативность от адресе цели неисправности и состояния цепи неисправности, увеличена гибкость за счет исключения из анализа на неисправность любого из выходных сигналов объекта контроля. В случае появления отказа процесс проверки происходит непрерывно без останова устройства. Повышена достоверность контроля за счет непрерывного контроля выходных сигналов объекта контроля в течение заданного времени для данного теста. 3 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (III (53)5 Г 06 F 11/36

ГОС

ПО И

ПРИ (21 (22 (46 (72

П.И ха (53 (56

Ф 1 (54

С (57 мат мож

ro лью дос ке быт рол ние уст бло ма цио дов фун отк схе сра

АРСТВЕННЫЙ НОМИТЕТ

БРЕТЕНИЯМ И ОТКРЫТИЯМ

НТ СССР

BTOPCHOMY СВИДЕТЕЛЬСТВУ

4443601/24-24

17 ° 06.88

23. 11.90. Бюл. 1 43

В.Н,Ушаков, И.Я.Кокоровец, Новиков, В.С.Пахмутов и А.H.Ñîëî—

681 . 325 (088. 8)

Авторское свидетельство СССР

05063 кл. G 06 F 11/26, 198 1. вторское свидетельство СССР

51086 кл. Г 06 F 11/26, 1985.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕБЛОКОВ

Изобретение относится к автоке и вычислительной технике и т быть использовано для тестовоонтроля логических блоков. Цеизобретения является повышение оверности контроля. Устройство зобретение относится к автомативычислительной технике и может использовано при тестовом контлогических блоков. елью изобретения является повышедостоверности контроля, 1а фиг.1 приведена блок-схема ойства для контроля логических ов> íà AHF ° 2 — функциональная схелока управления; на фиг.3 — функальная схема формирователя послетельности импульсов; на фиг.4 циональная схема блока фиксации зов; на фиг.5 — функциональные формирователя тестов, блока нения, блока маски.

2 содержит формирователь тестов, генератор импульсов, формирователь последовательности импульсов, блок сравнения, блок маски, элементы

ИЛИ, 11Г, триггер, блок управления и блок фиксации отказав. В устройстве увеличена информативность об адресе цели неисправности и состояния цепи неисправности, увеличена гибкость за счет исключения из анализа на неисправность любого из выходных сигналов объекта контроля.В случае появления отказа процесс проверки происходит непрерывно без останова устройства. Повьш ена достоверность контроля за счет непрерывного контроля выходных сигналов объекта контроля в течение заданного времени для данного теста. 3 з.п, ф-лы ил °

Устройство содержит формирователь

1 тестов, генератор 2 имлульсов,формирователь 3 последовательности импульсов, блок 4 сравнения, блок 5 маски, элемент ИЛИ.6, элемент И 7, элемент НГ 8, триггер 9, блок 10 управления, блок 11 фиксации отказов, объект 12 контроля, группы выходов 13-16 блока 10, выходы 17-26 блока 10, Блок управления (фиг.2) содержит элементы НЕ 27, с первого по четвертый элементы ИЗП1 28, элементы И 29, триггер 30, счетчики 31.

Формирователь последовательности импульсов (фиг.3) содержит регистр

1608672

32, счетчик 33 „дешифратор 34, элементы 35 сравнения„элементы И 36, элементы И 37, элементы И 38, элементы 39 и 40 задержки, элементы

HJIH 41, элементы НЕ 42 и триггер 43.5

Блок AHKcBIIHH отказов (AHI .4) содержит блок 44 памяти, регистры 45, элемент НЕ 46 и элемент И 47.

Формирователь тестовых сигналов (фиг.5) содержит блок 48 памяти, регистр 49.

Блок сравнения (фиг.5) содержит элементы 50 сравнения.

Блок маски (фиг.5) содержит элементы И 51.

Устройство (фиг.1) .содержит также группу информационных входов 52 устройства, тактовый вход 53 устройства, выход 54 прерывания устройства, тактовый вход 55 устройства, вход 56 режима проверки устройства, вход 57 режима "Пуск" устройства, вход 58 режима "Загрузка" устройства, выход 59 отказа устройства, группу 60 информационных выходов устройства, группу информационных выходов 61 устройства, сигнальный выход 62 устройства, сигнальный выход 63 устройства.

Устройство работает следующим об- 30 разом.

После записи в формирователь 1 программы проверки, в формирователь

3 последовательности импульсов времени смены тестовых сигналов и времени начала непрерывного контроля выходных реакций объекта 12 контроля в каждом тесте, блок 10 управления формирует начальный номер теста и включает генератор 2 импульсов. Фор- 40 мируется тестовое воздействие формирователем 1 тестов, анализируется выходная реакция проверяемого логического блока, если отказа нет изменяется номер теста и формируется но- 45 вое тестовое воздействие. После окончания программы проверки при отсутствии отказа индицируется "Годен".

В случае появления отказа в блоке 11 фиксации отказов записываются текущий и все последующие Адрес тес11 50 та", "Эталонные отклики", "Замаскированные сигналы", при этом увеличения времени смены тестовых сигналов не происходит. Это дает возможность продолжать проверку на заранее за55 данной частоте.

После окончания программы проверки блок 10 управления формирует начальный адрес теста неисправности, начальный адрес неисправности (номер контакта) и включает генератор 2 импульсов. В блоке 11 фиксации отказов формируется слово отказа, состоящее из адреса теста, эталонного отклика и замаскированных сигналов. При наличии признака "Неисправность" на устройство вывода выводятся полные дан- ные — адрес теста неисправности, состояние цепи неисправности, адрес неисправности в противном случае формируется новый адрес неисправности, процесс повторяется. После анализа всех адресов неисправности формируется новый адрес теста неисправности, анализируются все адреса неисправностей. Работа заканчивается после исчерпания всех адресов тестов неисправностей с индикацией "Отказ".

Устройство имеет три режима работы: загрузка, проверка, вывод. Дпя указанных режимов работы установлен следующий .приоритет: режим загрузки обладает высшим приоритетом, затем режим проверки и режим вывода. Режимы включаются сигналами, поступающими на входы 58 и 56. Нулевое состояние сигнала на входе 57 устанавливает устройство в исходное положение (является сигналом сброса счетчиков и регистров).

Работа начинается с режима загрузки, для этого устанавливаются сигналы на входах 58 и 56 в нулевое состояние, а сигнал на входе 57 — в единичное. Iio импульсному сигналу на входе 53 в регистр 32 формирователя 3 записывается информационное слово с входов 5?. Так как в блоке

10 управления счетчик 31.1 установлен в нулевое состояние, состояние выхода 19 блока 10 соответствует режиму записи информации в блок 48, то во время действия импульсного сигнала на входе 55 через элементы

ИЛИ 28.3 и 28.4 на выходе 18 блока

10 формируется сигнал, по которому происходит фиксация по нулевому адресу в блоке 48 формирователя 1 тестов очередного информационного слова с входов 52. По окончании сигнала на входе 55 состояние счетчика 31.1 увеличивается на единицу, подготовив таким образом новый адрес для записи следующего информационного слова.

Процесс повторяется пока не исчерпа1608672 я данные. Режим загрузки заканчится снятием сигнала с входа 57.

Режим проверки начинается с устаки сигналов на входах 58, 56 и в единичное состояние, Так как на оде 54 присутствует единичное сояние, элемент И 29.2 на выходе блока 10 управления Аормирует нал, разрешающий работу генератоимпульсов, С выхода последнего ерывная последовательность имсов Аиксированного периода постуна счетный вход счетчика 33 форвателя 3 ° ют ва но

57 вь ст

26 ра 2 не р пу ь па т миро

С фик вхо пор по лич тел пев дел вых щим дит

И 3 та выз на чер вых ние. мен мен стоя эле так яние

43— для ме э да э вход дова

39 з опре мент посл нуле заде стоя стра деши. из г мент триг последовательности импульсов ированного периода на счетном е счетчика 33 формируются на его зрядных выходах соответствующие едовательности .импульсов с увевающимися периодами. Последова -. ность импульсов с необходимым одом следования, который опре— ется состоянием первой группы дов регистра 32 и соответствуювыходом дешифратора 34.1, прохочерез один из группы элементов через элемент ИЛИ 41.1. ереход сигнала на выходе элеменЛИ 41. 1 в единичное состояние вает аналогичный переход си""íàëà

ыходе элемента И .38. 1, который з инвертор 42.2 устанавливает д триггера 43 в нулевое состояЧерез время, определяемое элеом 40 задержки, на выходе элеа ИЕ 42.1 установится нулевое соние, которое поступает на вход ента И 38. 1, на выходе которого устанавливается нулевое состоа на входе сброса триггера единичное, триггер подготовлен аботы по единичному входу. Кроого, нулевое состояние с выхоемента ИЕ 42.! поступает на первого элемента группы послеельно соединенных элементов держки, которое через время, еляемое параметрами группы элев задержки, смещается к выходу диего элемента группы. Сигнал

oro уровня, необходимое время жки которого определяется соем второй группы выходов реги32 и соответствующим выходом ратора 34.2, проходит через один уппы элементов И 37, через элеИЛИ 41.2 и вызывает установку ера 43 в единичное состояние.

Таким образом, на первом выходе

Аормпр овате ля 3 и оследова тельности импульсов Аормируются импульсные сиг5 палы AHKcHP()BBH1ioA длпTE .-1bHocTH с управляемым периодом следования а э на втором выходе — с таким же периодом следования, начало единичного состояния программно управляемо, 10 окончание действия импульса происходит ло началу единичного состояния на первом выходе Аормирователя 3 последовательности импульсов. На третьем выходе Аормирователя 3 после15 довательности импульсов нулевое состояние будет тогда, когда состояние группы входов 15 Аормирователя 3 будет поразрядно соответствовать со стоянию третьей группы выходов регистра 32.

Единичное состояние сигнала на входе 56 совместно с нулевым состоянием счетчика 31.1 блока 10 вызывает

25 установку на выходах блока 48 памяти сигналов тестового набора по нулевому адресу, который по импульсному сигналу с первого выхода Аормирователя 3 последовательности импульсов, посту30 лающему через элемент И 29.4 на синхронизирующий вход регистра 49, запоминается на указанном регистре. На первой группе выходов форлп рователя 1 устанавливаются входные воздействия на объект 12 контроля, на второй группе выходов — эталонные отклики выходных сигналов объекта 12 контроля, на третьей группе выходов — замаскиро> ванные сигналы. По окончании первого

40 импульсного сигнала на шестом ахоре блока 10 через элементы И 29.4, ИЛИ 28.3 счетчик 31.1 увеличивает свое состояние на единицу — блок 48 памяти начинает выборку нового тес45 тового набора ло следующему адресу, кроме этого, переход младшего разряда счетчика 31.1 в единичное состояние приводит к установке триггера 30 в единичное состояние — подготавливается цепь работы счетчика

31.3. Так как в дальнейшем цели синхронизации счетчиков 31. 1, 31.3 уп-. равляются по сигналу с выхода элемента И 29.4, то состояние счетчи5 ка 31.3 будет меньше на единицу счетчика 31. 1. Состояние счетчика .31.3 свидетельствует о текущем адресе теста, состояние счетчика 3 1. 1 — о следующем адресе теста.

1608672

Через время, обусловленное задержкой распространения сигналов в объекте 12 контроля, на его выходе устанавливаются фактические откли5 ки, которые совместно с эталонными формируют на выходе блока 4 сравнения -код, содержащий единицы в тех разрядах, где не произошло сравнение. Блок 5 маски, независимо от вход10 ной информации от блока 4 сравнения, формирует на своем выходе код, содержащий нули в тех разрядах, которые маскированы, остальные пропускает беспрепятственно на входы элемен- 15 та ИЛИ 6, на выходе которого присутствует логическая единица в те моменты времени, когда имеется несоответствие между эталонными и фактическими откликами, за исключением замаскированных сигналов. 1(онтроль выходной реакции осуществляется элементами И 7, HE 8, триггером 9 во время действия сигнала с первого выхода блока 10 управления, который фор- 25 мируется на втором выходе формирователя 3 последовательности импульсов и проходит через элемент И 29,5 блока 10 управления. Так как имеется возможность изменять период следования сигналов на входах блока 10 управления, соединенных с выходами формирователя 3, это позволяет не только проводить непрерывный поразрядный контроль фактических откликов объекта 12 контроля, но и определять время распространения любого сигнала от входа к выходу, реальные частотные характеристики объекта 12 контроля в целом. 40

В случае правильной работы объекта 12 контроля по очередному импульсному сигналу с первого выхода форми рователя 3 тестовый набор следующего адреса блока 48 памяти запоминается на регистре 49. Процесс повторяется до тех пор, пока по заднему фронту импульса на шестом входе блока 10 управления через элементы И 29.4 и

29.3 состояние счетчика 31.3 не увеличится на единицу и поступит на вторую группу входов формирователя 3 и вызовет установку нулевого состояния на третьем выходе этого блока, которое, поступая на выход 54, вызывает установку выхода элемента И 29.2 в нулевое состояние, генератор 2 импульсов прекращает свою работу, режим проверки заканчивается по окончании тестовых проверок объекта 12 контроля.

Предположим, во время действия сигнала на седьмом входе блока 10 управления на выходе элемента И 7 сформировался единичный уровень (признак отказа объекта 12 контроля), который, инвертируясь на элементе НЕ 8, устанавливает в единичное состояние триггер 9, которое, поступая на первый вход блока 10 управления, подготавливает цепь работы счетчика 31.2 через элементы И 29.1 и ИЛИ 28.2, В блоке 10 управления счетчик

31.? установлен в нулевое состояние, состояние седьмого выхода блока 10 управления соответствует режиму записи информации в блок 44, во время отсутствия импульсного сигнала на шестом входе блока 10 через элемент НЕ

27.4, на восьмом выходе блока 10 управления формируется сигнал, по которому происходит фиксация по нулевому адресу в блоке 11 третьей группы выходов блока 10 управления (адреса теста неисправности), второй группы выходов формирователя 1 (эталонные отклики), группы выходов блока 5 маски (замаскированные сигналы). По переднему фронту сигнала на шестом входе блока 10 управления состояние счетчика 31.2 увеличится на единицу, подготовив таким образом новый адрес для записи следующих состояний перечисленных групп выходов, Процесс прекращается по переходу в нулевое состояние сигнала на выходе 54, либо по переходу в единичное состояние старшего разряда счетчика 31,2 блока 10 управления, которое через элемент EIE 27.1 также прекращает проверку объекта 12 контроля. Режим проверки заканчивается снятием сигнала с входа 57.

Режим вывода начинается с установки сигналов на входе 58 в единичное состояние, на входе 56 — в нулевое.

На входы 18, 20 формирователя 1 с блока 10 управления поступают нулевые уровни сигналов, поэтому его выходы неизменны, содержание блока 48 также не изменяется.

Так как на восьмом входе блока 10 управления присутствует единичное состояние, то по переходу сигнала на входе 57 с нулевого в единичное элемент И 29.2 на выходе 26 блока 10 управления формирует сигнал, разре!

6086 тй работу генератора 2 импульсов. ода генератора 2 импульсов не вная последовательность импульиксированного периода поступает од запуска формирователя 3, на м и втором выходах которого руются две последовательности ьсов. шающ

С вы прер сов на в перв фор импу

В нала

31.2 сост ния форм этог разр блок нуле элем сост пара ции стоя поэт

57 по сиги торь на вь блок

44 и на р му Ар стом чика выход ся ед ответ му за (сдви храни чика регис пой в зов,ч неис ходов ся че

10 уп

"Адре выхо ется соотв правн стве пульс блока элеме блока связи с тем, что до подачи сигс входа 57 в блок 10 счетчик установлен в нулевое состояние, яние выхода 23 блока 10 управлеоответствует режиму чтения инции из блока 44, на выходе 24 же блока присутствует сигнал, шаюций выборку информации из

44, счетчик 31,4 установлен в ое состояние, которое на выходе нта HJIH 28. 1 формирует нулевое якие сигнала, что соответствует лельному режиму записи информарегистр 45.2 (регистр 45.1 лоно в режиме параллельной записи), у после подачи сигнала на вход 25 переднему фронту импульсного а на шестом входе блока 10, копроходит через элемент И 29.7 ход 21 и далее на первый вход

11, информация с выхода блока нулевому адресу фиксируется гистрах 45.1 и 45,2. По заднеонту импульсного сигнала на шевходе блока 10 состояние счет31.4 увеличится на единицу, на элемента ИЛИ 28.1 установит35 яичное состояние, которое сотвует последовательному режииси информации в регистр 45.2 записанной информации) и со- 40 ся до момента обнуления счет1.4. Состояние группы выходов ра 45.1, которые являются груп-! ходов блока 11 фиксации откао соответствует Адресу теста 45 авности", состояние группы высчетчика 31.4, которые являютвертой группой выходов блока авления, что еоответствует у неисправности", состояние элемента HE 46, который являервым выходом блока 11, чтотствует состоянию цепи неиссти, зафиксируются на устройывода. В случае, если имый сигнал на седьмом входе

10 управления проходит через т И 29 ° 6 на выход 25 этого же и далее на пятый вход блока 11

72 !

О фиксации () TKH зов If lIA B t ctpc Й Bxo7I, элемента И 47, на выходе последнего, который является вторым выходом блока 11 фиксации отказов, будет еди— ннчное состояние, что соответствует признаку "Неисправность". Единичное состояние на первом входе элемента И 47 с второго выхода регистра

45.? будет тогда, когда в данном разряде группы замаскированных сигналов присутствует высокий уровень, что соответствует несравнившемуся разряду с объекта 12 контроля.

По очередному импульсному сигналу на шестом входе блока 1О управ— ления регистр 45.2 сдвинет информацию на один разряд, подготовив к анализу на неисправность состояние очередного разряда из группы замаскированных сигналов, счетчик

31.4 соответственно также увеличит свое состояние на единицу. Процесс анализа на неисправность, фиксация на устройстве вывода несравнившихся разрядов объекта 12 контроля для данного адреса теста будет продолжаться до момента переполнения счетчика 31.4 (за это время пройдут анализ все или кроме последнего выходные сигналы объекта 12 контроля).

IIo переднему фронту очередного импульсного сигнала на шестом входе блока 10 управления регистр 45.2 сдвинет информацию на один разряд, подготовив к анализу на неисправность состояние очередного разряда.

По заднему фронту этого сигнала счетчик 31.4 установится в нулевое состояние, через элементы HJIH 28.1 и

28.2 отрицательный перепад увеличит состояние счетчика 3 1 ° 2 на единицу, начнется выборка информации с очередного адреса оперативного запоминающего устройства 44, кроме этого, на выходе 22 блока 10 управления установится нулевое состояние, что соответствует параллельному режиму работы регистре 45.2.

По импульсному сигналу на седьмом входе блока 10 управления произойдет анализ на элементе И 47 нз неисправность очередного разряда.

По передмему фронту импульсного сигнала.на шестом входе блока 10 управления илфориация с выхода блока

44 по очередному адресу зафиксируется на регистрах 45.1 и 45.2. Далее

1608672

12 процесс повторится аналогично описанному.

После анализа на неисправность всех разрядов по всем адресам блока

44, в момент установки в единичное состояние старшего разряда счетчика

31.2, которое через элемент НЕ 27.1 поступает на первый вход элемента

И 29.2, прекращается работа генератора 2 импульсов. После снятия сигнала 57 на входе блока 10 управления режим вывода заканчивается.

В случае необходимости порядок следования режимов работы устройства можно изменять.

15

Формула изобретения

Устройство для контроля логических блоков, содержащее формирователь тестов, первая группа выходов которого подключена к группе выходов устройства для подключения к объекту контроля, вторая группа выходов формирователя тестов подключена к первой группе инАормационных входов блока сравнения, вторая группа информационных входов которого соединена с группой входов устройства для подключения к объекту контроля, генератор импульсов, соединенный выходом

l с входом запуска формирователя последовательности импульсов, и элемент

И, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены блок управления, блок Аиксации отказов, блок маски, элемент ИЛИ, элемент НЕ и триггер, единичный вход которого соединен с выходом элемента НЕ, прямой выход триггера соединен с первым входом блока управления и является выходом отказа устройства, первый тактовый вход устройства и его входы режимов

"Проверка", "Загрузка", "Пуск" подключены соответственно к второму, третьему, четвертому и пятому входам блока управления, второй тактовый вход устройства подключен к так50 товому входу Аормирователя последовательности импульсов, первый и второй выходы которого подключены соответственно к шестому и седьмому входам блока управления, восьмой вход которого соединен с третьим выходом

55 формирователя последовательности импульсов и с выходом прерывания устройства, группа информационных вхо дов которого соединена с первой группой инАормационных входов формирователя последовательности импульсов и формирователя тестов, вторая группа выходов которого подключена к первой группе входов блока фиксации отказов, третья группа выходов формирователя тестов подключена к первой группе входов блока маски, вторая группа входов которого подключена к группе выходов блока сравнения, группа выходов блока маски соединена с второй группой входов блока фиксации отказов и входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого подключен к входу -элемента НЕ, второй вход элемента И подключен к первому выходу блока управления, второй, третий, четвертый выходы которого подключены соответственно к первому, второму и третьему входам формирователя тестов, вторая группа входов которого соединена с первой группой выходов блока .управления, пятый,. шестой, седьмой, восьмой, девятый выходы которого подключены соответственно к первому, второму, третьему, четвертому и пятому входам блока фиксации отказов, третья группа входов которого подключена к второй группе выходов блока управления, десятый выход которого подключен к входу генератора импульсов, третья группа выходов сигналов блока управления подключена к второй группе входов формирователя последовательности импульсов и к четвертой группе входов блока фиксации отказов, четвертая группа выходов блока управления является первой группой инАормационных выходов устройства, группа выхоI дов блока Аиксации отказов является второй группой инАормационных выходов устройства, первый и второй выходы блока Аиксации отказов являются соответственно первым и вторым сигнальными выходами устройства °

2. Устройство по п.i, о т л и— ч а ю щ е е с я тем, что блок управления содержит четыре элемента НЕ, четыре элемента ИЛИ, семь элементов

И, триггер, четыре счетчика, причем выходы разрядов первого, второго, третьего и четвертого счетчиков являются первой, второй, третьей и четвертой группами выходов блока соответственно, поразрядные выходы чет16086 7?

14 вер пер го под эле сое

И, нен чик

ro с и вто тор вер ка, ся вхо тре го тог пер ряд эле

25 гер чен та ном вхо вто

40 к в тор тре вых вхо

ro эле тог явл пер пят рог сое мен вят

5 сто вхо тре етс вхо ду чет вхо тор чет

55 тым сое эле ого счетчика подключены к входам

oro элемента И%1, выход которовляется шестым выходом блока и ючен к первому входу второго ента ИЛИ, второй вход которого инея с выходом первого элемента

ыход второго элемента ИЛИ соеди— со счетным входом второго счетвыход старшего разряда котороерез первый элемент НЕ соединен рвым входом второго элемента И, ой, третий, четвертый входы кого являются соответственно четым, пятым и восьмым входами бловыход второго элемента И являетесятым выходом блока, второй блока соединен с первым входом ьего элемента ИЛИ, выход котороодключен к первому входу четверэлемента ИЛИ и к счетному входу

oro счетчика, выход младшего разкоторого соединен через второй ент HE с единичным входом тригпрямой выход которого подклюк первому входу третьего элеменвыход которого подключен к счетвходу третьего счетчика, второй третьего элемента И подключен к ому входу третьего элемента ИЛИ, ходу четвертого элемента И, коN является вторым выходом блока, ий вход блока является третьим дом блока и соединен с первыми ами первого, четвертого и пятолементов И, с входом третьего ента НЕ, с вторым входом четверэлемента ИЛИ, выход которого ется четвертым выходом блока, ым выходом блока является выход го элемента И, второй вход котоявляется .седьмым входом блока и инеи с первым входом шестого элеа И, выход которого является де м выходом блока, второй вход шео элемента И соединен с первым ом седьмого элемента И, с выходом ьего элемента НЕ, который являседьмым выходом блока, шестой блока подключен к второму вхоетвертого элемента И, к входу ертого элемента НЕ и к второму у седьмого элемента И, выход. кого подключен к счетному входу ертого счетчика и является пявыходом блока, первый вход блока инеи с вторым входом первого ента И, третий вход которого поден к выходу четвертого элемента

НЕ, который является восьмым выходом блока.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что формирователь последовательности импульсов содержит два дешифратора, группу элементов сравнения, триггер, две группы элементов И, группу последовательно соединенных элементов задержки, три элемента И, два элемента ИЛИ, три элемента НЕ, элемент задержки, счетчик и регистр, вход синхронизации которого соединен с тактовым входом формирователя, первая группа информационных входов которого соединена с группой информационных входов регистра, первая группа выходов регистра подключена к входам первого дешифратора, выходы которого соединены соответственно с первыми входами элементов И первой группы, вторые входы которых подключены к поразрядным выходам счетчика, счетным входом соединенного с входом запуска формирователя, выходы элементов И первой группы соединены с входами первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, а через последовательно соединенные элемент задержки и элемент НŠ— к входу первого элемента задержки группы последовательно соединенных элементов задержки и к второму входу первого элемента И, выход которого через второй элемент НЕ соединен с входом сброса триггера и является первым выходом формирователя, вторая группа выходов регистра подключена к входам второго дешифратора, выходы которого соединены соответственно с первыми входами элементов И второй группы, вторые входы которых подключены к выходам одноименных элементов задержки группы элементов задержки, выходы второй группы элементов И подключены к входам второго элемента

ИЛИ, выход которого соединен с единичным входом триггера, прямой выход которого является вторым выходом формирователя, третья группа выходов регистра соединена с первыми входами группы элементов сравнения, вторые входы которых подключены к второй группе входов формирователя, выходы элементов сравнения группы подлкючены к входам второго элемента И, вы-, ход которого через третий элемент HE

16

l5

1608672 соединен с третьим выходом формирователя.

I

4. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок фиксации отказов содержит регистр,сдвиговый регистр, элемент И, элемент НЕ и блок памяти, три группы информационных входов которого соединены соответственно с первой, второй и четвертой группами входов блока, третья группа входов которого соединена с группой адресных входов блока памяти, входы-выходы записи и чтения которого соединены соответственно с третьим и четвертым входами блока, первая группа выходов блока памяти подключена к группе информационных входов регистра, выходы которого являются группой выходов блока, вторая и третья группы выходов блока памяти соединены с первой и второй группами информационных входов сдвигового регистра, управляющий вход которого подключен к второму входу блока, вход синхронизации регистров подключен к первому входу блока, первый выход сдвигового регистра соединен через элемент НЕ с первым выходом блока, второй выход сдвигового регистра соединен с первым входом элемента И, второй вход которого подключен к пятому входу блока, выход элемента И является вторым выходом блока.

1608672

1608б 72

1608672

1608677

1

@ ф ь

Редактор А.11андор

Заказ 3618

Тираж 570

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 е

I

1

l

Составитель М.Кудряшев

Техред М.Дидык Корректор Л.Бескид