Устройство для ввода в микроэвм дискретных сигналов

Устройство для ввода в микроэвм дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для ввода информации с предварительным вычислением булевых функций. Целью изобретения является повышение быстродействия устройства. Устройство содержит дешифратор 1, шинный формирователь 2, с первого по седьмой элементы И 3 - 9, три группы элементов И с тремя состояниями на выходе 10<SB POS="POST">1</SB> - 10<SB POS="POST">N</SB>, 12, 13 (N - разрядность обрабатываемого дискретного сигнала), группу элементов И-НЕ с тремя состояниями на выходе 11<SB POS="POST">1</SB> - 11<SB POS="POST">N</SB>, оперативную память 14, три регистра 15 - 17, три триггера 18 - 20, три элемента ИЛИ 21 - 23, генератор 24, четыре элемента задержки 25 - 28, пять одновибраторов 29 - 33 и счетчик 34. 2 ил.

(72) С (53) 6 (56) А

У 1314

Авт

У 1503

1 (54) У

ДИСКРЕ ф. Тюрин

1.326(088.8) торское свидетельство СССР

45, кл . С 06 Р 13/00, 1987. рское свидетельство СССР

43, кл. С 06 F 13/00, 1987.

ТРОЙСТВО ДЛЯ ВВОДА В МИКРОЭВМ

НЫХ СИГНАЛОВ ций. Целью изобретения является повышение быстродействия устройства.

Устройство содержит дешифратор I,øèíный формирователь 2, с первого по седьмой элементы И 3-9, три группы элементов И с тремя состояниями на выходе 10 -10„, 12,13 (и — разрядность обрабатываемого дискретного сигнала), группу элементов И-НЕ с тремя состояниями на выходе 11„ -11„, оперативную память 14, три регистра 15-17, три триггера 18-20, три

1608679 элемента KIH 21-23, генератор 24, четыре элемента задержки 25-28, пять одновибраторов 29-33 и счетчик 34.

2 ил., 1 табл.

Изобретение относится к вычислительной технике, в частности к уст- роиствам сопряжения,и может быть использовано для ввода информации с предварительным вычислением систем булевых Аункций.

Цель изобретения — повышение быстродействия.

На фиг.1 изображена функциональная схема устройства для ввода в микроЭВМ дискретных сигналов;на фиг.2— диаграммы работы устройства.

Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1, шинный формирователь 2, семь элементов И 3-9, первую группу 10

10 < элементовИ,где и — разрядность обрабатываемого дискретного сигнала, группу 11 -11 элементов И-НЕ, вторую 12 и третью 13 группы элементов И, оперативную память 14, три регистра 15-17, три триггера 18-20, три элемента ИЛИ 21-23, генератор

24 импульсов, четыре элемента 25-28 задержки, пять одновибраторов 29-33, счетчик 34, входы-выходы 35 данных, два входа 36 и 37 управления, входы

38, входы 39 адреса, выход 40.

ЛешиАратор 1 предназначен для де-,: шиАрации.адресной инАормации, уста новленной на входах 39 адреса, и может быть реализован, например, на стандартных интегральных микросхемах

155ИДЗ. Для согласования с функциональной схемой входы разрешения этой микросхемы подключаются к шине "Минус" источника. питания, а выходы инвертируются. йинный формирователь 2 предназначен для усиления по мощности сигналов на входах-выходах 35 данных,а так50 же для перевода своих входов-выходов в высокоимпедансное. состояние при невозбуждении первого входа разрешения .

Если возбужден первый вход разрешения,направление передачи определяет- . ся логическим сигналом на втором вхо- 55 де разршения. При активировании второго входа разрешения производится выдача информации на входы-выходы

35, в противном случае производится прием информации с входов-выходов

35. Иинный Аормирователь 2 может быть реализован, например, на стандартных интегральных микросхемах

589АП16. Для согласования с функциональной схемой сигналы на входах разрешения инвертируются.

Первый элемент И 3 служит для Аормирования значения вычисляемой конъюнкции по сигналу с выхода элемента

28 задержки для стробирования регистра 17, второй элемент И 4 — для управления первым входом разрешения шинного Аормирователя 2 и возбуждается при возбуждении выхода 1.1 дешифратора 1 и выхода элемента ИЛИ 21, третий элемент И 5 — для управления записью информации в оперативную память 14 и элементом ИЛИ 22. Выход третьего элемента И 5 возбуждается при возбуждении выхода 1, 1 дешифратора 1 и входа 37 управления.

Четвертый элемент И 6 предназначен для управления входом сброса регистра

17, элементом 25 задержки и.одновибратором 29. Выход четвертого элемента И 6 возбуждается при возбуждении выхода 1.2 дешиАратора 1 и вход

37 управления.

Пятый элемент И 6 предназначен для управления входом установки триггера 18, возбуждается при возбуждении выхода 1.2 дешифратора 1 и входа 36 управления, шестой элемент И 8для управления входом синхронизации регистра 15 и возбуждается при обнуленном выходе триггера 19, если имеется импульс на выходе элемента

ИЛИ 23.

Седьмой элемент И 9 предназначен для управления входом синхронизации регистра 16 и возбуждается при наличии .на выходе триггера 19 логической единицы и импульса на выходе элемента ИЛИ 23, Первая группа 10 -10 элементов И с тремя состояниями на выходе предназначена для передачи на свои выходы прямых значений переменных вход1608679 ного

38 и мер, рпсх

Г сост для ных крет ализ инте

Е крет в ко наст памя ние из г мя с пере нала в ин пред из э тов ходе

i-ro элем выход

Ес -я переменная не входит ъюнкцию,то код настройки претривает невозбуждение обоих элеИ и И-НГ групп 10 — 10 и

1 И

1» причем в этом случае выходы

35 этих элементов находятся в выпедансном состоянии, что восается соответствующим -м вхорвого элемента И 3 как в ТТЛ вЂ” логической единицей. рая группа 12 элементов И с состояниями на выходе преднаа для подключения по разреыаюгналам с инверсного выхода ра 20 и с тактового генерато- 45 выходных сигналов регистра 15 и выходы. Вторая группа элеИ с тремя состояниями на выхоет быть реализована, например, ндартных интегральных микросхе- 5О

9АП16. Для согласования с фунльной схемой входы разрешевертируются. тья группа 13 элементов И с состояниями на выходе предна- 55 а для подключения по разрешаюгналам с прямого выхода триг0 и с тактового генератора 24.

ых сигналов регистра 16 на свои в ко дусма менто

11„-1 обоих сокои прини дом п логик

Вт тремя значе щим с тригг ра 24 на св менто де мо на ст мах 5 кцион ния и

Тр тремя значе щим с гера выход дискретного сигнала с выходов может быть реализована, наприна стандартных интегральных микмах 589АП16. уппа элементов И-Н1 . с тремя яниями на выходе предназначена ередачи на свои выходы инверсначений переменных входного дисого сигнала 38 и может быть ревана,. например, на стандартных ральных микросхемах 589АП26. ли i-я переменная входного дисого сигнала с входов 38 входит ъюнкцию в прямом виде, то код 15 ойки, хранящийся в оперативной и 14, предусматривает возбуждехода управления i-ro элемента уппы 10 -10 элементов И с трестояниями на выходе, если i-я 20 енная входного дискретного сигс входов 38 входит в конъюнкцию ерсном виде, то код настройки сматривает возбуждение i-го ементов группы 11 -11 элемен- 25

-НЕ с тремя состояниями на вы(и, естественно, невозбуждение элемента И из группы 10 -10 и тов И с тремя состояниями на е). 30 выходы. Третья группа элементов И с тремя с ос1 оя виями на ВьГх оде может быть реализована, например, на стандартных интегральнь|х микросхемах

589АП16 .

Оперативная память 14 предназначена для записи кодов настройки элементов И, И-HF. групп 10 — 10, и 11„-11„, кодов значений системы булевых функ— ций для каждой конъюнкции, биты окончания массива настройки из внешней микроЭВМ, хранения этой информации, а также для выдачи ее в процессе вычисления, Оперативная память 14 может быть реализована, например, на стан— дартных интегральных микросхемах

541РУ2.

Первый регистр 15 предназначен для записи и хранения информации из ячейки оперативной памяти 14 по синхроимпульсу на выходе элемента И 8 и может быть реализован на стандартных интегральных микросхемах 155ИР13, второй регистр 16 — для записи и хранения информации из последующей ячейки оперативной памяти 14 по синхроимпульсу на выходе элемента И 9 и также может быть реализован на стандартных интегральных микросхемах

155ИР13.

Третий регистр 17 предназначен для записи с накоплением информации на второй части объединенных выходов групп 12 и 13 элементов И с тремя состояниями на выходе по синхроимпульсу, формируемому первым элементом И 3 в том случае, если вычисленная конъюнкция равна единице. При установлении в единицу одного из разрядов регистра 17 он сохраняет свое значение до окончания вычисления.

Это имеет следующий смысл: если хотя бы одна конъюнкция в булевой функции равна 1, то она тоже равна 1. Третий регистр 17 может быть реализован, например, на микросхеме 53 1ТР1 с общей синхронизацией $-входов через элемент И.

Первый триггер 18 предназначен для управления генератором 24, включается при возбуждении выхода элемента И 7 и обнуляется импульсом на выходе одновибратора 32. Первый триггер 18 может быть реализован, например, на стандартной интегральной микросхеме 155ТМ2.

Второй триггер 19 предназначен для управления шестым 8 и седьмым 9

1608679

25 элементами И. Изменение состояния происходит по заднему фронту импульса на выходе элемента ИЛИ 23. Второй триггер 19 имеет счетный вход и может быть реализован, например, 5 на стандартной интегральной микросхеме 155ТВ1.

Третий триггер 20 предназначен для управления группами 12 и 13 элементов с тремя состояниями на выходе.

Он также имеет счетный вход и может быть реализован, например, на стандартной интегральной микросхеме

155ТВ1.

Первый элемент ИЛИ 21 предназначен для управления элементом И 4 при наличии активного уровня сигнала на одном из двух управляющих входах 36 и 37, второй элемент ИЛИ 22 — для управления счетным входом счетчика

34 по сигналам либо с выхода элемента

И 5, либо элемента ИЛИ 23, третий элемент ИЛИ 23 — для управления элементами И 8 и 9 по сигналам с выходов одновибраторов 33, 30 или 31.

Генератор 24 предназначен для синхронизации работы устройства в режиме вычислений и может быть реализован, например, на трех элементах

И-НЕ, резисторе и конденсаторе.

Первый элемент 25 задержки предназначен для задержки фронта импульса на выходе элемента И 6 на интервал времени, необходимый для надежного

35 обнуления триггера 19 и счетчика 34, второй элемент 26 задержки — для задержки фронта импульса окончания вычислений на соответствующем разряде объединенных выходов групп 12 и 40

13 элементов И с тремя состояниями на вьгходе. Величина интервала определяется необходимостью надежного вычисления последней конъюнкции и записи информации в регистр 17.

Третий элемент 27 задержки предназначен для задержки фронта импульса на выходе одновибратора 33 на временной интервал, необходимый для надежной записи информации в регистр

15 и изменения состояния счетчика 34, Четвертый элемент 28 задержки предназначен для задержки фронта импульса на выходе генератора 24 на временной интервал, необходимый для надежного формирования сигналов на выходах групп 10 -11 элементов И и

11 -11 элементов И-HE перед строби.1 рованием элемента И 3.

Первый одновибратор 29 служит для формирования по переднему фронту импульса на выходе элемента И б короткого импульса обнуления триггеров 19 и 20 и счетчика 34. Он может быть реализован, например, на стандартной интегральной микросхеме 155АГi резисторе и конденсаторе, Второй одновибратор 30 необходим для формирования второго импульса записи по сбросу в регистр 16 после формирования первого импульса одновибратором 33. Он также может быть реализован на стандартной интегральной микросхеме 155АГ1.

Третий одновибратор 31 предназначен для формирования импульса записи в освободившийся регистр из регистров 15 и 16 по заднему фронту тактового импульса генератора 24.

Может быть реализован, например, на стандартной интегральной микросхеме

155АГ1.

Четвертый одновибратор 32 предназначен для формирования импульса сброса триггера 18 для окончания вычислений и сигнала на управляющий выход 40 при появлении на соответствующем выходе объединенных выходов групп 12 и 13 элементов И с тремя состояниями на выходе единичного бита окончания вычислений (помечающего последнюю конъюнкцию). Может быть ,реализован на микросхеме 155АГ1.

Пятый одновибратор 33 служит цля формирования первого импульса записи по сбросу в регистр 15. Он может быть реализован, например, на стандартной интегральной микросхеме

155АГ1.

Счетчик 34 предназначен для адре сации оперативной памяти 14 по импульсам с выхода элемента KlP. 22 и может быть реализован, например, на стандартных интегральных микросхемах 155ИЕ7.

Входы-выходы 35 данных предназначены для подключения шины данных стандартного параллельного интерфейса микроЭВМ. ,Первый вход 36 управления предназначен для подключения разряда ввода информации шины управления стандартного параллельного интерфейса микроЭВМ, второй вход 37 управления— для подключения разряда вывода информации шины управления стандартного параллельного интерфейса мик"608679 д

1 вь вь п ка (14 ан за тр

rp пы ан юн да ро да вь

КЦ на со р в

3 н

Э р в

Ф р

2 п !

ЭВМ, входы 38 — для подключения одного дискретного сигнала, входы адреса — для подключения шины реса стандартного параллельного терфейса микроЭВМ, вход 40 — для рмирования импульса окончания высления, например, на линии запропрерывания стандартного параллельго интерфейса микроЭВМ, Устройство работает следующим обзом.

В режиме настройки устройство ратает аналогично известному. Внешя по отношению к устройству микро- 15

М обращается к нему как к порту вода, выставляя на входах 39 адса такой код, что возбуждается од 1.1 дешифратора 1, при этом збужден вход 37 управления, поэтому 20 тивируется выход элемента ИЛИ 2 1 и емента И 4, выход которого активиет первый вход разрешения шинного рмирователя 2. По второму входу зрешения (так как вход управления 25 не возбужден) шинный формирователь переведен в режим выдачи информаи с входов-выходов 35 данных на формационные входы оперативной мяти 14. 30

Кроме того, активируется выход емента И 5, выход которого возбужет вход записи оперативной памяти и выданная из-микроЭВМ по входамходам информация записывается в нувую ячейку. Счетчик 34 обнулен в исном положении по цепям (не покан). Задним фронтом импульса на оде элемента И 5 по окончании за- 40 си в нулевую ячейку через элемент

22 изменяется состояние счетчи34, который адресует очередную ервую) ячейку оперативной памяти

В дальнейшем устройство работает 45 логично. В оперативную память 14 исывается информация, содержащая поля: первое — коды настройки ппы 10 -10 элементов И и груп11 -11 > элементов И-НЕ.Эти коды

1 50 огичны известным и кодируют конь-. тивные термы (или конъюнкции) заной системы булевых функций. Втополе содержит единицы в разрясоответствующих номерам булефункций, содержащих данную конъюн- 5

55 ю. Третье поле (один бит) усталивается равным единице, если тветствующая конъюнкция — последняя. В остальных случаях этот бит равен нулю, В режиме вычислении после записи информации в оперативную память 14 внешняя микроЭВМ обращается к устройству как к Порту вывода, устанавливая на адресных входах 39 такой код, что возбуядается выход 1.2 дешифратора 1. Так как при этом возбужден вход 37 управления, то активируется выход элемента И 6. Обнуляется регистр 17, срабатывает одновибратор 29, формируя короткий импульс обнуления триггеров 19, 20 и счетчика 34. С задержкой, обусловленной элементом 25 задержки, и предназначенной для формирования временного интервала надежного обнуления триггера 19 и счетчика 34, формируется импульс одновибратором 33, передним фронтом которого через элемент ИЛИ ?3 в регистр 15 записывается информация из нулевой ячейки оперативной памяти 14 ° Элемент И 8 подготовлен нулевым сигналом на выходе триггера 19. Задним фронтом импульс на выходе одновибратора 33 через элемент ИЛИ 23 изменяет состояние триггера 19 (устанавливается в состояние логической единицы), тем самым подготавливая элемент И 9 к стробированию регистра 18. Кроме того, происходит изменение состояния счетчика

34 через элемент ИЛИ 22, который адресует очередную — первую (после нулевой) ячейку оперативной памяти 14.

Все эти процессы происходят в интервале времени, меньшем величины задержки элемента 27 задержки. Поэтому по срабатывании одновибратора 30 формируется второй импульс записи, передним фронтом которого происходит запись информации из первой ячейки оперативной памяти 14 в регистр 16 через элемент ИЛИ 23 и элемент И 9.

Задним фронтом этого импульса изменяется состояние счетчика 34 через элемент ИЛИ 22 и триггер 19. Таким образом, счетчик 34 адресует очередную — вторую (после нулевой и первой) ячейку оперативной памяти 14, а триггер 19 вновь обнуляется, тем самым подготавливая запись информации в регистр 15.

Устройство готово к вычислениям.

Внешняя микроЭВМ, обращаясь к устройству как к порту ввода, адресует его по адресным входам 39, при этом воз1608679

12 буждается выход 1.2 дешифратора. Так как активирован вход 36 управления, то возбуждается выход элемента И 7.

При возбуждении выхода 1.2 дешифратора 1 как при возбуждении входа

36 управления, так и входа 37 управления шинный формирователь 1 не подключается к входам-выходам 35 данных и его входы-выходы находятся в высокоимпедансном состоянии (первый вход разрешения шинного формирователя 1 не активирован). Следовательно, устанавливается триггер 18, обнуленный в исходном положении по цепям, не указанным на фиг.1. Выход триггера

18 запускает генератор 24. При этом на группы 10„-10 „ элементов И и

11„ -11 элементов И-НЕ, а также на. информационные входы регистра 17 20 считывается информация из регистра

15 через группу 12 элементов И с высоким импедансом на выходе, так как ее второй вход разрешения активирован инверсным выходом обнулен- 25 ного триггера 20. С задержкой, определяемой элементом 28 задержки и необходимой для окончания переходных процессов в группах 10 -10п эле- ментов И и 11 -11 элементов И-НЕ с . 30 тремя состояниями на выходе, активируется (n+1) и вход элемента И 3.

При этом происходит обработка дискретного сигнала с входов 38 аналогично известному устройству. EcJIH вычислительный конъюнктивный терм покрывает (имплицирует) входной дискретный сигнал с входом 38, то выход элемента И 3 возбуждается. В этом случае выходы всех пар элемен- 40 тов И и И-НЕ групп 10 -10п и 11 -11„ активированы аналогично известному устройству. Передним фронтом импульса на выходе элемента И 3 в регистре

17 устанавливаются биты, соответствую- 45 щие единичным разрядам части информации на объединенных выходах группы

12 и 13 элементов И с тремя состояниями на выходе.

Таким образом, происходит формирование значений функций, включающих вычисленный-единичный конъюнктивный сперм. Если конъюнктивный терм равен нулю, то установления разрядов (по входам установки 5) регистра 17 не происходит, так как не возбуждается выход элемента И 3. Задним фронтом импульса генератора 24 изменяется состояние триггера 20 (это происходит по окончании переходных процессов вычисления нулевого конъюнктивного терма), выход которого возбуждается и активирует второй вход разрешения группы 13 элементов И с тремя состояниями на выходе, Следующим импульсом генератора 24 аналогично описанному считывается информация из регистра 16 (1-е слово на фиг.2).

Если соответствующая конъюнкция окажется равна единице, то в регистре

17 установятся биты, соответствующие номерам булевых функций, включающих эту конъюнкцию.

По заднему фронту предыдущего импульса, кроме того, срабатывает одновибратор 3 1, который формирует импульс записи, через элемент ИЛИ

23, записывающий информацию из второй ячейки оперативной памяти 14 в регистр 15 через элемент И 8. Задний фронт этого импульса изменяет состояние счетчика 34 через элемент ИЛИ 22 и триггер 19, выход которого под— готавливает запись информации в регистр 16 . Все это происходит после вычисления значения первого конъюнктивного терма. Аналогично описанному задним фронтом второго импульса генератора 24 изменяется состояние триггера 20,подготавливающего чтение из регистра 15, а также формируется импульс записи одновибратором 31 для записи информации из третьей ячейки памяти в освободившийся регистр 16.

Третьим импульсом генератора 24 на объединенные выходы групп 12 и

13 элементов И с высоким импедансом на выходе выдается второе слово информации, находящееся в регистре

15, организуется установка битов в регистре 17 (если соответствующая . конъюнкция равна 1). Задним фронтом этого импульса изменяется состояние триггера 20, который готовит считывание из регистра 16, формируется импульс одновибратором 31,по которо-; му записывается информация в освободившийся регистр 15, а задним фронтом этого импульса изменяется состояние триггера 19 и счетчика 34.

В дальнейшем устройство работает аналогично.

В том случае, если на объединенные выходы групп 12 и 13 элементов И считана информация о последнем конъюнктивном терме (при этом на входе эле14

1608679 та 26 задержки устанавливается ическая единица), величина эадержопределяется временем для нычисия значения последней конъюнкции становки битов регистра 17.

Несмотря на то, что и по последу импульсу генератора 24 проиэойзапись информации в освободившийрегистр 15 или 16 а по предпоУ

10 нему импульсу запишется информаиз оперативной памяти 14 в рер 16 или 15, она не будет исьзонана в дальнейшем, так как имьс, сформированный одновибрато!

32, обнулит триггер 18 и генеор 24 остановится, не сформировав едного импульса. На выход 40 ройства поступит сигнал об окончавычислений, который может, наер, установить триггер запроса

ывания внешней микроЭВМ. К этому ени в регистре 17 установлены ческие единицы в разрядах, сотствующих номерам логических фун- 25 включающих единичные вычислензначения конъюнкций. нешняя микроЭВМ обращается к усттву как к порту ввода, выставляя ходах 39 адреса такой адрес, что уждается выход 1.1 дешифратора 1, ем возбуждается и выход 36 управ я. 16инный формирователь 1 подклюся в режиме ввода информации на стре 17 на входы-выходы 35 дантак как возбуждены оба его вхо35 азрешения выходом элемента И 4 одом 36 управления. В микроЭВМ ится информация с выходов рера !7 о значениях системы буях функций на наборе входных дисных сигналов с входов 38. ме ло ки ле и не де

;ся сл д ци ги т по пу ро ра оч ус при пре вре лог отв кци ные рой на воз при ле чае рег ных да и в вво гис лев кре

Первая конъюнкция

TQ же Х Х

Хз а

Х

00 00 00 00 10

0

11

00 00 10 10 ОО

00 01 10 00 00

10 00 00 00 00

По первому такту генератора 24

55 будет вычислено значение первой конъюнкции Хо, оно будет равно нулю, поэтому установка разряда регистра 17 не произойдет. По окончании первого такта из оперативной памяти ный

По

16 ки вет опустим, что входной дискретсигнал с входов 38 равен 00100. игналу сброса в регистрах 15 и удут установлены коды настройервой и второй конъюнкций сооттвенно.

После этого микроЭВМ вновь обр, щается к устройству как к порту вывода, при этом активируется выход 1.2. дешифратора 1 и вход 37 управления, вследствие чего возбуждается выход элемента И 6, обнуляется регистр 17 и происходит операция по считыванию в регистрах 15 и 16 нулевого и первого слов информации на оператинной памяти 14 аналогично описанному.

В дальнейшем при необходимости очеI редного вычисления значения системы булевых функций устройство работает аналогично.

Таким образом, в результате внедения новой дисциплины частота импульсов тактового генератора может быть повышена почти в два раза, так как задержка на группах 12 и 13 элементов И, переключение триггера 20 значительно меньше задержки на считывание информации из оперативной памяти 14, а на интернале времени после считывания и во время считывания информации из второго происходит запись информации в освободившийся регистр.

Пример. Допустим, необходимо вычислить следующую систему булевых функции.

К =Х М Х!ХгVХХ, XÐ3 XÔ . г 3

Имеется всего четыре конъюнкции:

Х, X,X, Х Х, Х

Таблица программирования оперативной памяти 14 имеет следующий нид (дискретный сигнал имеет вид

Х4Х Х Х ХО)

t!

l6

1608679

14 в регистр 15 будет считан код настройки третьей конъюнкции. Одновременно вычисляется значение второй конъюнкции — оно тоже равно нулю, по- этому снова не произойдет установка разрядов регистра 17; По окончании вычисления этой конъюнкции в регистр

16 записывается код настройки четвертой конъюнкции. Затем вычисляется значение третьей конъюнкции, оно равно единице, поэтому в регистре 17 будут установлены два бита 11, т.е. обе функции равны единице. В регистр

15 записывается информация из оперативной памяти, однако она уже не будет использована, так как записи в эту ячейку не было. Затем вычисляет- ся значение четвертой конъюнкции— оно равно нулю, однако сброс разрядов 20 регистра 17 не произойдет, так как он имеет S-входы (с синхронизацией).

При этом на вход элемента 26 задержки поступает бит окончания вычислений.

С задержкой одновибратор 32 формиру- 25 ет импульс запроса прерывания на вы- . ход 40 и обнуляет триггер 18, останавливающий генератор 24. По последнему импульсу генератора 24 произойдет запись информации в регистр 16, Зц однако она также считывается из неиспользованной области оперативной памяти 14 и также не будет использована.

После ввода значения системы функций (11) в микроЭВМ она вновь уста35 новит устройство в исходное положение и в регистрах 15 и 16 вновь будут установлены коды настроек первой и второй конъюнкций соответственно.

Формула изобретения

Устройство для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор, шинный формирователь, счетчик, пять элементов И, первую группу элементов И, группу элементов

И-HE оперативную память, два элемента ИЛИ, генератор импульсов и два триггера, входы дешифратора являются адресными входами устройства и подключены к шине адреса микроЭВМ, информационные входы-выходы шинного формирователя являются информационными входами-выходами устройства и подключены к шине данных микроЭВМ, входы первого элемента ИЛИ являются управляющими входами устройства и и подключены к шине управления микроЭВМ, первый вход первого элемента

ИЛИ соединен с вторым управляющим входом шинного формирователя и вторым входом пятого элемента И, второй вход первого элемента ИЛИ со— единен с вторыми входами третьего и четвертого элементов И, первый выход дешифратора соединен с первыми входами второго и третьего элементов И, а второй выходдешифратора соединен с первыми входами четвертого и пятого элементов И, выход второго элемента И подключен к первому управляющему входу шинного формирователя, выход третьего элемента И подключен к входу за— писи оперативной памяти и первому входу второго элемента HJIH,âûõîä которого подключен к счетному входу счетчика, выходы которого подключены к адресным входам оперативной памяти, информационные входы которой подключены к информационным выходам шинного формирователя, выход первого элемента ИЛИ соединен с вторым входом второго элемента И, выход пятого элемента И подключен к входу установки первого триггера, выход которого соединен с входом генератора импульсов, первые входы элементов И первой группы соединены с первыми входами соответствующих элементов И-НЕ группы и являются информационными входами устройства, выходы элементов И первой группы соединены с выходами соответствующих элементов И-НЕ группы и подключены к входам группы первого элемента И, о т л и ч а ю щ е— е с я тем, что, с целью повышения быстродействия устройства, в него введены две группы элементов И, два элемента И, элемент ИЛИ, четыре элемента задержки, пять одновибраторов, триггер и три регистра, выходы элементов И второй группы соединены с выходами соответствующих элементов

И третьей группы и подключены к вторым входам элементов И первой группы и элементов И-НЕ группы и информационным входам третьего регистра, информационные выходы которого подключены к информационным входам шинного формирователя, а вход сброса — к выходу четвертого элемента И, входам первого элемента задержки и первого одновибратора, выход которого соединен с входами сброса счетчика и второго и третье17

?608679 го та

ro клю эле зад тор ром вых к в хро чет вым тье зад элеь с с ход с т

ИЛИ, вхо вто вых

Обнуление ф,19

Ф сл080

2 Слаб

9 J7080

1 спооо

Лслодо ф

12 (QJ

3f а о осло а ГспаВ риггерон, выход первого элеменадержки подключен к входу пятодновпбратора, выход которого поден к первому входу третьего

5 ента KIII и через третий элемент ржки к входу третьего одновибравыход которого подключен к втовходу третьего элемента ИЛИ, д генератора импульсов подключен оду третьего одновибратора, синходу третьего триггера, входу ертого элемента задержки и первходам элементов И второй и трегрупп, выход четвертого элемента 15 ржки подключен к входу первого ента И, выход которого соединен нхровходом третьего регистра,вытретьего одновибратора соединен етьим входом третьего элемента щ выход которого соединен с синхроом второго триггера, вторым входом

oro элемента ИЛИ и первыми входаестого и седьмого элементов И, второго триггера соединен с вторыми входами шестого и седьмого элементов И, выход шестого элемента И соединен с синхровходом первого регистра, а выход седьмого элемента И с синхровходом второго регистра, информационные входы первого и второго регистров подключены к выходу оперативной памяти, прямой выход третьего триггера подключен к второму входу элементов И третьей группы, а инверсный выход — к второму входу элементов И второй группы, информационные выходы первого регистра подключены к входам элементов И второй группы, а информационные выходы второго регистра — к входам элементов

И третьей группы, выход второй группы элементов И соединен с выходом третьей группы элементов И и через второй элемент задержки подключены к входу четвертого одновибратора, выход которого является сигнальным выходом устройства и подключен к входу сброса первого триггера.