Цифровой режекторный фильтр

Цифровой режекторный фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике, в частности к цифровой фильтрации, и может использоваться при обработке сигналов для подавления периодических помех. Цель изобретения - повышение избирательности путем увеличения степени подавления высших гармоник и увеличение динамического диапазона за счет уменьшения уровня собственных шумов. В цифровой режекторный фильтр, содержащий аналого-цифровой преобразователь (АЦП) 1, входной регистр 2, первый сумматор 4, регистр суммы 5, блок памяти 6, регистр памяти 7, выходной регистр 9, цифроаналоговый преобразователь (ЦАП) 10 и блок управления 11, введены мультиплексор 3 и второй сумматор 8. На блоках с 3-го по 7-й реализован фильтр "текущего среднего", который включен в цепь прямой связи устройства. Операция умножения в ней заменена операцией сдвига. Входной сигнал поступает через АЦП 1 и входной регистр 2 на вход второго сумматора 8, а через мультиплексор 3-на первый сумматор 4. В фильтре "текущего среднего" за N тактов вычисляется значение "текущего среднего" входного сигнала, которое вычитается из значения входного сигнала во втором сумматоре 8. Результат фиксируется в выходном регистре 9. В устройстве возможна регулировка полосы режекции путем изменения количества циклов вычисления "текущего среднего". 3 ил.

(;(ГК) 3 (() I 3 f- Г (.: ÊÈ Õ (:(((ИЛ11ИСТИ 1ЕСКИХ

РI-СПУЫ1ИК

УДАРСТБЕHHhiVI КОЫИТЕТ

ИЗОБРЕТЕНИЯРЛ И ОТКРЫТИЯМ

ГКНТ СССР (1ПИОАНИЕ ИЗОБРЕТЕНИЯ

К ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) (57) вч жет для изо пут сш диа ств фил пре

) 1 (21 4625033/24-09 (22 26,12.88 (46) 23.11,90. Бюл. N. 43 (72 Ю.П.Шаталин, Н.Д.Сергеев и О.П.3еленцов (53) 681.32 (088.8) (56) Патент США

N 344150,,кл. G 06 F 15/31, 1982.

ЦИФРОВОЙ РЕЖЕКТОРНЫЙ ФИЛЬТР

Изобретение относится к радиотехнике, стности к цифровой фильтрации, и моиспользоваться при обработке сигналов подавления периодических помех. Цель ретения — повышение избирательности м увеличения степени подавления вых гармоник и увеличение динамического азона за счет уменьшения уровня собнных шумов. В цифровой режекторный ьтр, содержащий аналого-цифровой бразователь (АЦП) 1, входной регистр

„„. Ж„„1608786 А1 (sI>s Н 03 Н 17/06, G 06 F 15/353

2, первый сумматор 4, регистр суммы 5, блок памяти 6, регистр памяти 7, выходной регистр 9, цифроаналоговый преобразователь (ЦАП) 10 и блок управления 11, введены мультиплексор 3 и второй сумматор 8. Нэ блоках с 3-го по 7-й реализован фильтр "текущего среднего", который включен в цепь прямой связи устройства. Операция умножения в ней заменена операцией сдвига.

Входной сигнал поступает через АЦП 1 и входной регистр 2 на вход второго сумматора 8, а через мультиплексор 3 на первый сумматор 4. В фильтре "текущего среднего" за N тактов вычисляется значение "текущего среднего" входного сигнала, которое вычитается из значения входного сигнала во втором сумматоре 8. Результат фиксируется в выходном регистре 9, В устройстве возможна регулировка полосы режекции путем изменения количества циклов вычисления

"текущего среднего". 3 ил.

1608786

Изобретение относится к радиотехнике, в частности к цифровой фильтрации, и может использоваться при обработке сигналов для режекции периодических помех.

Цель изобретения — повышение избира- 5 тельности путем увеличения степени подавления высших гармоник и увеличения динамического диапазона за счет уменьшения собственных шумов.

На фиг. 1 приведена структурная электрическая схема цифрового режекторного фильтра; на фиг. 2 — временные диаграммы, поясняющие его работу; на фиг, 3 — структурная электрическая схема блока управле- 15 ния.

Цифровой режекторный фильтр содержит аналого-цифровой преобразователь (АЦП) 1, входной регистр 2, мультиплексор

3, первый сумматор 4, регистр 5 суммы, блок 20

6 памяти, регистр 7 памяти, второй сумматор 8, выходной регистр 9, цифроаналоговый преобразователь (ЦАП) 10 и блок 11 управления, Блок 11 управления содержит первый 25 триггер 12, элемент И 13, генератор 14, элемент 15 задержки, кольцевой сдвигающий регистр 16, элементы И 17-19, элементы

ИЛИ 20-25, второй 26 и третий 27 триггеры, первый 28 и второй 29 счетчики и переклю- 30 чатель 30 полосы режекции.

Цифровой режекторный фильтр работает следующим образом.

В предлагаемом фильтре осуществляется замена интегрирующего типа цифрового 35 фильтра принципиально иным, использующим операцию вычисления текущего среднего, аналогичным инерционному типу, Текущее среднее — среднее арифметическое между текущим значением функции 40 и предшествующим, т,е, отстоящим во времени на постоянный период времени; Применительно к сигналам, дискретизированным по времени, операция вычисления текущего среднего может быть выражена разностным 45 уравнением; у (n) = (х (n) + у(п-N)) 0-5, где x(n) — текущее значение выборки; у(п-N) — усредненное на предыдущем цикле значение выборки; 50

N — число выборок в цикле усреднения.

Фильтр с использованием операции вычисления текущего среднего имеет передаточную функцию

1 — Z 55

Н (Z)—

1 — b Z где b — коэффициент сглаживания равен 0,5.

Существенным достоинством такого фильтра является то, что операция умножения на коэффициент сглаживания Ь = 0,5 сводится к простому сдвигу кода результата суммирования вправо на один разряд, что не требует расширения арифметического устройства и сокращает время обработки выборки. Недостатком является то, что полоса режекции при Ь = 0,5 становится довольно широкой. Уменьшение полосы режекции достигается с помощью повторения операции вычисления текущего среднего, Использование фильтра текущего среднего не в цепи обратной связи уменьшает уровень собственных шумов до уровня младшего разряда и исключает влияние изменения амплитуд и сдвигов фаз высших гармоник подаваемого сигнала, вносимых фильтром нижних частот при перестройке фильтра, Цифровой режекторный фильтр предназначен для подавления периодических, содержащих ряд гармоник, помех, Поэтому он действует циклически, Время цикла Тц должно поддерживаться равным периоду следования помехи, Цикл складывается из повторяющихся тактов (Т ), Число тактов в цикле определяется числом гармоник, подлежащих подавлению в полосе частот обработки сигнала. В синхронном режиме работы должно выполняться соотношение

Тц = N Т, где N — число отсчетов АЦП 1 (выборок), приходящихся на период следования подавляемого сигнала.

Предварительная установка цифрового режекторного фильтра в исходное состояние не требуется.

За время такта производится последовательно преобразование выборки сигнала с помощью АЦП 1 в К-разрядный двоичный код, вычисление операции текущего среднего, состоящей из операции считывания из блока 6 памяти, суммирования содержимого ячейки памяти с кодом выборки в сумматоре 4, записи полученной суммы обратно в ту же ячейку блока 6 памяти, вычитания полученного результата из кода выборки сигнала, выполняемого сумматором 8, и обратное преобразование кода результата в аналоговую форму с помощью ЦАП 10.

На вход блока 11 управления подаются синхроимпульсы, период следования которых равен Т, =—

Т„

На любом из N тактов импульс синхронизации поступает на вход S-триггера 12 и устанавливает его в состояние "1". При этом подается разрешающий потенциал на первый вход элемента И 13 и запускается генератор 14. На второй вход элемента И 13

1608786 пос эле ват

Ви го

"1"

И1

На пер . дит вк ма на вых зом ход пот

"1". сор

И1 пос ющ нов пер жат ния фил рам сиг рал пос пул

2, чес пис сум рой ек6

28 дов, выч око ется сигн мен исх код

При ход

С вь на и пол раз зап лам бло зуль упают импульсы с генератора 14, Через ент 15 задержки импульсная последольность поступает на вход регистра 16. ходном состоянии на выходе его первоазряда 01 — разрешающий потенциал поступающий на первый вход элемента, а в остальных разрядах потенциал "0". второй вход элемента И 17 поступает

ый импульс (фиг. 2 а, б), который прохона выход элемента И 17 и используется честве импульса С1 для записи инфории в регистр 2. Импульс, поступающий ход регистра 16, устанавливает "0" на де 01 и "1" на выходе Q2. Таким обратолько на одном из сорока восьми выв Q1-048 регистра 16 присутствует нциал, соответствующий логической

На выходе элемента И 18 появляется к седьмой импульс, на выходе элемента — сорок восьмой.

Импульсы с выходов элементов И 17-19 едовательно поступают на соответствуе входы элементов ИЛИ 20-25, на устачные входы триггера 26, на контакты ключателя 30 полосы режекции и слудля формирования сигналов управлеработой цифрового режекторного тра в соответствии с временной диагой (фиг. 1) i-я в цикле выборка входного ала, преобразованная в двоичный паельный код на предыдущем такте при уплении из блока 11 управления имса С1 (фиг, 2в), записывается в регистр ультиплексор 3, выполненный на логиих элементах 2И-ИЛИ, пропускает занный в регистре 2 код на второй вход атора 4. Этот же код поступает на втовход сумматора 8. четчик 29 устанавливает i-й адрес ячеока 6 памяти. Число разрядов счетчика

= logzN, Счетчик 29, имеющий P разрягде P = logzK, К вЂ” количество операций сления текущего среднего, на такт, по чании предыдущего такта устанавливав нулевое состояние. При поступлении ала ВК (фиг. 2д) в соответствии с вреой диаграммой на блок 6 памяти продит считывание из 4 ячейки памяти, записанного на предыдущем цикле. появлении импульса С2 (фиг. 2г) проист запись этого кода в регистр 7 памяти. хода регистра 7 памяти код поступает рвый вход сумматора 4. осле завершения операции сложения ченный результат со сдвигом на один д (полусумма) по сигналу СЗ (фиг. 2з)

ывается в регистр 5 суммы. По сигнаК и ЗП (фиг. 2д и к), поступающим на

6 памяти из блока 11 управления, реат из регистра 5 суммы записывается в ту же lo ячейку блока 6 памяти. Затем на счетный вход счетчика 29 поступает импульс, устанавливающий следующий субадрес ячеек памяти l<. По сигналам V1 и V2

5 (фиг. 2м и н), приходящим с выходов триггера 26, мультиплексор 3 переключает второй вход сумматора.4 к выходу регистра 5 суммы (фиг. 2и).

Повторение операции текущего средне10 го происходит следующим образом. Сигнал

ВК (фиг. 2д) поступает на блок 6 памяти. происходит считывание из l> ячейки кода, записанного также на предыдущем цикле.

При появлении импульса (фиг. 21э) С2 на ре15 гистре 7 памяти происходит запись этого кода в регистр 7 памяти (фиг. 2ж). Выход регистра 7 памяти подключен к первому входу первого сумматора 4, на выходе которого устанавливается результат сложения

20 содержимого ячейки i>, записанного на предыдущем цикле, и содержимого регистра 5 суммы, записанного в ячейку 4 и являющегося результатом предыдущего сложения. При поступлении импульса СЗ

25 (фиг, 2з) происходит запись полученного ре- зультата со сдвигом кода на один разряд вправо в регистр 5 суммы. Затем по сигналам ВК и ЗП (фиг. 2д и к) результат из регистра 5 суммы записыается в ячейку i> блока

30 6 памяти. При поступлении импульса на вход счетчика 29 происходит смена субадреса ячейки памяти, и вся последовательность операций повторяется до записи в ячейку с адресом iz. Такой повтор происходит до тех

35 пор пока счетчик 29 не переберет все К субадресов и кольцевой сдвигающий регистр 16 не вернется в выходное состояние (фиг. 2о, и, р, с), На второй вход сумматора 8 поступает

40 значение выборки сигнала в параллельном двоичном коде, хранящееся во входном регистре 2 в течение такта.

На первый вход сумматора 8 (фиг. 2о, и, р, с) поступает содержимое регистра 7 памя45 ти(фиг. 2л) в обратном коде для обеспечения операции вычитания в дополнительном коде.

Код разности поступает с выхода сумматора 8 по импульсу С4 (фиг. 2т), поступающе50 му из блока 11 управления, один раз за период на регистр 9, фиксируется в регистре 9 (фиг. 2у). С выхода этого регистра код разности поступает на вход ЦАП 10, на выходе которого восстанавливается дискрет55 но-аналоговая форма сигнала.

Ширина полос режекции цифрового гребенчатого фильтра определяется величиной Тц 2, где К вЂ” число вычислений текущего к среднего за один такт. Изменение полосы режекции достигается использованием раз1608786 личной части от общего числа К от 1 до 5, так как все результаты вычислений, получаемых на предыдущем такте, последовательно появляются на выходе регистра. 7 памяти и, следовательно, на входе и выходе второго сумматора,8, то для изменения полос режек.ции достаточно изменить временное положение в такте импульса С4, производящего запись в регистр 9, в результате чего в аналоговую форму будет преобразовываться та разность между входным и накопленным сигналом, которая соответствует выбранной полосе режекции. Таким образом, полоса режекции переключается переключателем 30, имеющим К положений. Процесс обработки сигнала повторяется на всех остальных тактах цикла. При повторении циклов происходит синхронное накопление периодической составляющей входного сигнала, период повторения которого равен периоду цикла, а амплитудно-частотная характеристика фильтра приобретает гребенчатый вид. Степень подавления периодической помехи составляет 6 дБ на разряд преобразования, уровень шумов соответствует величине младшего разряда.

Формула изобретения

Цифровой режекторный фильтр, содержащий аналого-цифровой преобразователь, входной регистр, вход которого соединен с выходом аналого-цифрового преобразователя, выходной регистр, цифроаналоговый преобразователь, вход которого соединен с выходом выходного регистра, последовательно соединенные первый сумматор, регистр суммы, блок памяти и регистр памяти, выход которого соединен с первым входом первого сумматора, а также блок управле5 ния, вход которого является входом синхронизации цифрового режекторного фильтра. а выходы блока управления с первого по восьмой подключены к входам записи входного регистра, регистра суммы, регистра па10 мяти, выходного регистра. и к управляющему входу, входу записи, первому и второму адресным входам блока памяти соответственно, отличающийся тем, что, с целью повышения избирательности

15 путем увеличения степени подавления высших гармоник и увеличения динамического диапазона за счет уменьшения собственных шумов, введены мультиплексор и второй сумматор, первый вход и выход которого

20 соединены с инверсным выходом регистра памяти и входом выходного регистра соответственно, а второй вход второго сумматора соединен с выходом входного регистра и первым входом мультиплексора, второй

25 вход и выход которого соединены с выходом регистра суммы и вторым входом первого сумматора соответетвенно, причем первый и второй управляющие входы мультиплексора соединены с девятым и десятым выхода30 ми блока управления соответственно, а входом и выходом цифрового режекторного фильтра являются вход аналого-цифрового. преобразователя и выход цифроаналогового преобразователя соответственно.

1608786

1600786

ФигЗ

Составитель С. Музычук

Техред М.Моргентал Корректор В.Гирняк

Редактор М.Бланар

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 3624 Тираж 661 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5