Устройство для аналого-цифрового преобразования

Устройство для аналого-цифрового преобразования

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования быстроизменяющихся аналоговых сигналов в цифровой код. Изобретение позволяет повысить быстродействие параллельного аналого-цифрового преобразователя путем введения трех компенсирующих усилителей. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 М 1/18

Г СУ

П И

П И.К А (2 1) (2 ) (4 ) (71 ст т (72

И. (53 (56 мы вы по ме ци дей ния уст ний (ф« (СУ) (АЦ мин пен (КУ (КЗ) уст зом том

ДАРСТВЕННЫЙ КОМИТЕТ

ЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ГКНТ СССР

ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4401414/24-24

01.04.88

23.11.90. Бюл, М 43

Новосибирский электротехнический инут

И.Г.Вагнер, А,Б,Жуков, В.M.Ñèäîðîâ и .Соболев

681.325 (088.8)

Микропроцессорные средства и систе1985, М 1, с. 75-77, рис. 1, Авторское свидетельство СССР

425828, кл. Н 03 М 1/18, 1988.

Изобретение относится к автоматике и ислительной технике и может быть исьзовано для преобразования быстроизяющихся аналоговых сигналов в ровой код.

Цель изобретения — повышение быс-.ротвия аналого-цифрового преобразоваНа фиг. 1 приведена структурная схема ойства; на фиг. 2 — диаграммы напряжепоясняющие его работу.

Аналого-цифровой преобразова.тель . 1) содержит суммирующий усилитель

1, аналого-цифровой преобразователь

) 2, первое и второе постоянные запоющие устройства (ПЗУ) 3 и 4, три комирующих усилителя (КУ1) 5, (КУ2) 6 и

7, три аналоговых ключа (К1) 8, (К2) 9 и

10, третье постоянное запоминающее ойство 11, регистр 12 памяти (РП). стройство работает следующим обралгоритм работы устройства основан на, что его динамический диапазон вход(54) УСТРОЙСТВО ДЛЯ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования быстроиэменяющихся аналоговых сигналов в цифровой код. Изобретение позволяет повысить быстродействие параллельного аналого-цифрового преобразователя путем введения трех компенсирующих усилителей. 2 ил. ных сигналов U» по сравнению с динамическим входным диапазоном АЦП 2 параллельного типа увеличен в 4 раза и разбит на . 4 поддиапазона: 1 поддиапазон — изменение Ugx от 0 до значения Ео, 2 поддиапазон— изменение Uex от Ер до значений 2Eo 3 поддиапазон — изменение Ugx от 2Ер до значений ЗЕо; 4 поддиапазон — изменение UB> от 3Ео до значений 4Ео.

Каждый поддиапазон кодируется двумя разрядами, которые являются старшими по отношению к разрядам параллельного АЦП

2, по следующему закону:

Поддиапазоны 1 2 3 4

Разряд 0101

Разряд 0 0 1

При измерении Usx от 0 до Ео в 1 поддиапазоне старшие два разряда равны нулю, а младшие разряды определяются параллельными АЦП 2, при этом все аналоговые ключи разомкнуты. При 0 8х = Ео {граница поддиапазона) АЦП 2 формирует на выходе код, содержащий единицы во всех разрядах— признак переполнения. По этому признаку

1608796 включается первый аналоговый ключ 8 и на вход суммирующего усилителя 1 поступает сигнал от компенсирующего усилителя 5..

Поскольку коэффициент усиления по первому входу усилителя 5 равен двум, а к второму входу с коэффициентом (-2) подключен источник опорного напряжения Е0,.то при

Uax = Eo выходное напряжение усилителя равно нулю(фиг. 2д) и при изменении Uax от

Е0до 2Е0 напряжение на выходе усилителя

5 будет изменяться от О до 2Е0, что обеспечивает при суммировании в СУ 3 двух сигна,лов изменение напряжения на входе АЦП 2 от -Е0 до О (фиг. 26). Значение п.младших разрядов определяется АЦП 2, а в n+2 и n+1 разрядах формируется код 01. соответствующий 2 поддиапазону. При Овх =2Ео АЦП 2 формирует на выходе код, содержащий нули во всех разрядах, по которому включается . второй аналоговый ключ 9 (первый остается замкнутым), добавляющий сигнал от второio.êîìïåíñèðóþùåão усилителя КУ2 6. Так как коэффициент усиления по первому входу усилителя КУ2 6 равен двум, а по,второму входу с коэффициентом (-4) подключен источник опорного напряжения Е0, то при

Uax = 2Eo выходное напряжение усилителя равно нулю (фиг, 2в) и при изменении Uax от

2Е0до ÇEo напряжение на выходе усилителя

5 будет изменяться от О до 2Ео, что обеспечивает при суммировании в СУ 1 трех сигна. лов, изменение напряжения на входе АЦП.2 от 0 до -Е0 (фиг. 2,6). В этом третьем поддиапазоне в n+2 и n+1 разрядах устройства устанавливается комбинация 10, а младшие разряды формируют АЦП 2 в зависимости от величины И на его входе.

При достижении Uex = ЗЕ0АЦП 2 формирует еще раз признак переполнения, по которому включается третий аналоговый ключ

10(первый и второй остаются замкнутыми); добавляющий еще один сигнал компенсйрующего усилителя. Так как коэффициент усиления по первому входу усилителя 7 равен двум, а к второму входу с коэффициентом

-6) подключен источник опорного напряжения Ео, то при Овх = ЗЕв выходное напряжение усилителя также равно нулю (фиг. 2г) и при изменении Uex от ЗЕ0 до 4Е0 напряжеwe на выходе усилителя 7 будет изменяться в диапазоне от О до - 2Е (фиг. 2г), что обеспечивает при суммировании в СУЗ четырех сигналов изменение напряжения на входе АЦП 2 от-Е0 до 0(фиг. 26). В этом 4-м поддиапазоне в n+2 и n+1 разрядах устанавливается комбинация 11, а младшие разряды формируются АЦП 2 в зависимости от величины О на его входе.

Рассмотрим теперь обратный ход переключений. Если при изменении Uax в 4 поддиапазоне (третьем и втором процессы аналогичны) достигается значение Овх = ЗЕо (2Ep или Ep), на входе АЦП 2 напряжение U=

= Ep (О или Eo) и на его выходе формируется

5 единичный код(нулевой код или единичный код) — признак перехода в более низкий поддиапазон, При этом третий аналоговый ключ (второй или первый) 10 отключает одно из трех выходных напряжений компенсиру-10 ющих усилителей. В результате чего устройство переходит из 4-го в 3 (из 3-го во 2-.й или из 2-го в первый) поддиапазон с одновременной сменой кода в n+2 и и+1 разрядах.

15 . Выявление нулевой и единичной комбинаций производится с помощью дешифратора двух кодовых комбинаций, построенном на первом постоянном ЗУ 3.

Управление включением и отключением

20 аналоговых ключей 8 — 10 и формированием значений n+1 и n+2 разрядов производятся логическим управляющим автоматом, построенном на ПЗУ 11 и регистре памяти 12.

Необходимо отметить еще следующее: при

25 Uex = Е (или кратном Eo) до включения первого аналогового ключа (второго или третьего). Этому уровню Uex соответствует кодовая комбинация 00111111, если АЦП 2 имеет 6 разрядов (или 01000000 или

30 10111111), а после включения ключа этому уровню соответствует кодовая комбинация

0111111 (или 10000000 или 1.1111111), т.е.. возникает неоднозначность преобразования, что превращает устройство в практиче35 ски неработоспособное. Для устранения неоднозначности и перекодировки кодов во втором и четвертых поддиапазонах в устройстве содержится преобразователь кодов, построенный.на ПЗУ 4.

40 . Учитывая, что при изменении Uax от О до

Ео на выходе компенсирующего усилителя

5 сигнал изменяется в диапазоне от 2Е0 до .0 (фиг. 2д), при изменении Uax от О до 2Ер выходное напряжение усилителя 6 изменя45 ется вдиапазоне от — 4Е0доО(фиг. 2в) и при изменении Uex от О до ЗЕ0 выходное напряжение усилителя 7 изменяется от 6Е0 до О (фиг. 2г). После формирования на выходе

АЦП 2 признака переполнения (111111) при

50 Овх = Ep и Овх = ЗЕо или (000000) при Uex =

2Ео логический автомат подключает соответствующие компенсирующие усилители к входу суммирующего усилителя 3.

Если после подключения ключа 8 Uax (t)

55 продолжает возрастать, то этот ключ остается замкнутым и прй помощи АЦП 2 производится обычное аналого-цифровое преобразование. Если после подключения ключа 8 Овх (t) уменьшается, то на выходе

АЦП 2 останется признак переполнения

1608796 (1 от ра не во ц о до ко б на ну ма на в си кв вы

ЗЕ ли (О вы ус л пе со т ло о ро

Пр ю и тиз по в чи а ко

Пр ни все наль

АЦ

Пр нич счи няе ши код из

000 сни отк пом ние сум с ш дне вае пам тра при в ре адр ных код про

1111), Это приводитктому,что ключ 8не нации, соответствующей двоичному коду лючается и устройство в целом будет не 00001001. Состояние ключей не изменяется. отоспособным, так как его выходной код После подключения компенсирующего усибудет соответствовать входной аналого- лителя выходной код параллельного АЦП 2 величине Usx(t). Для нормального функ- 5 через один такт преобразования отличается нирования устройства введено отединичного кода. Соответственно выходолнительное смещение (не показано) ной код ПЗУ 3 становится равным 00, а адпенсирующих усилителей 5 — 7 так, что- ресный код ПЗУ 11 — 00100100. По этому при Usx Eo (2Eo или ЗЕ ) выходное адресу из ПЗУ 11 считывается комбинация, ряжение усилителей 5 — 7 отличалось от 10. соответствующая коду 010100001 в двоичевого (фиг, 2е, э, к). Достаточно для нор- ной системе счисления. Полученный код заьной работы устройства, чтобы сигнал писывается в регистр 12 памяти. На его ходе АЦП 2 после подключения компен- выходе устанавливается код 010001, а адующего усилителя изменился на один ресных входах ПЗУ 11 — код 01О00100, По нт преобразования по уровню, при этом 15 этому адресу считывается комбинация, соодной код АЦП 2 в момент Usx = Ep (2Eo. ответствующая коду 01010001. Состояние

) и подключенных компенсирующих уси- ключей не меняется, так как в младшем разелях 5 — 7 примет значения 111110 ряде кода присутствует "1". Уровеньлогиче001, 111110), Данное смещение можно ской "1" в седьмом разряде выходного кода олнить баллансом нуля операционных 20 ПЗУ 11 участвует в формировании окончаителей, на которых реализованы ком- тельного выходного кодаустройства при посирующие усилители 5 — 7. В исходном мощи ПЗУ4. ПЗУ 4 введено в схему АЦП для оянии (установка в "О" не показана) ана- устранения неоднозначности аналого-цифвые ключи 8 — 10 закрыты. На вход уст- рового преобразования, так как в результаства поступает сигнал Usx(t) (фиг. 2а), 25 те преобразования в моменты подключения помощи тактовых импульсов, поступа- компенсирующего усилителя на границах хпотактовой шине, задается шагдискре- поддиапазонов возникают кодовые комбиции аналого-цифрового преобразования нации 00111111 и 01111111, а также ПЗУ 4 ремени. Параллельный АЦП 2 обеспе- осуществляет перекодировку кодов: паралет преобразование входного сигнала в 30 лельного АЦП 2 и двух старших выходных в динамическом диапазоне от О до -Е . разрядов ПЗУ 11.

Usx = Eo входной сигнал достигает граы динамического диапазона АЦП 2 и на В промежутке изменения входного наего выходных шинах формируются сиг- пряжения Usx от Ер до 2Ео сигнал на входе уровня логической "1". Выходной код 35 АЦП 2 изменяется в динамическомдиапазо2 является адресным кодом для ПЗУ 3, не от -Е до О, так как входной сигнал комналичии на адресных шинах ПЗУ 3 еди-, пенсируется напряжением, поступающим ой кодовой комбинации производится от компенсирующего усилителя 5 (фиг. 2д), ывание комбинации 10, которая изме- При Usx = 2Ep на выходных шинах АЦП 2 адресный код ПЗУ 11. На адресных 40 устанавливается нулевая кодовая комбинаах третьего. ПЗУ 11 устанавливается ция и на выходе ПЗУ3 формируется кодовая

00000010 и производится считывание комбинация 01, Тогда на адресных шинах анного ПЗУ кодовой комбинации ПЗУ 11 присутствует кодовая комбинация

0001. Сигнал уровня логической "1", 01000101,чтосоответствуетопределенному аемый с младшего разряда ПЗУ 11, 45 адресу, По этому адресу из ПЗУ 11 считываывает первый аналоговый ключ 8, при ется код 01001011. Сигнал уровня логичещи которого производится подключе- ской "1", снимаемый с второго разряда ПЗУ компенсирующего усилителя 5 к входу 11, открывает второй аналоговый ключ 9, ирующегоусилителя1.Крометого.код при помощи которого производится подсти младших разрядов ПЗУ 11 по за- 50 ключение второго компенсирующего усилиу фронту тактового импульса записы- теля 6 к входу суммирующего усилителя 1. ся в регистр 12 памяти. Регистр 12 По заднему фронту тактового импульса код ти введен в схему устройства для ус- с шести младших разрядов ПЗУ 11 записыения "гонок", возникающих в ПЗУ 11 вается в регистр 12 памяти. Код, записанменеадресного кода. Код,записанный 55 ный а регистре 12 памяти (001011), истр 12 памяти (000001), поступает на поступает на адресные шины третьего ПЗУ сные шины третьего ПЗУ 11, На адрес- 11, на адресных шинах ПЗУ 11 устанавливашинах ПЗУ 11 устанавливается новая ется кодовая комбинация 00101101. По этовая комбинация 00000110. Из ПЗУ 11 му адресу считывается кодовая комбинация, зводится считывание кодовой комби- соответствующая комбинации 01010011.

1608796

Так как во втором разряде кода уровень логической "1", то состояние второго аналогового ключа 9 не изменяется. После подключения компенсирующего усилителя 6 выходной код параллельного АЦП 2 через 5 один такт преобразования отличается от нулевого. Соответственно выходной код ПЗУ

3 станет равным 00, адресный код ПЗУ 11—

01001100. По этому адресу из ПЗУ 11 считывается комбинация, соответствующая коду 10

10011011. Полученный код записывается в регистр 12 памяти. На его выходе устанавливается код 011011, а на адресных входах

ПЗУ 11 — код 01101100. Уровень логической

"1" в восьмом разряде выходного кода ПЗУ 15

11 участвует в формировании окончательного выходного кода устройства при помощи, ПЗУ 4. В диапазоне изменения входного сигнала от 2Ео до ЗЕо напряжение на входе

АЦП 2 определяется суммой входного сиг- 20 нала и напряжений, поступающих от компенсирующих усилителей 5 и 6 (фиг. 2а, б, в, д). В дальнейшем при монотонном увеличении сигнала устройство работает аналогично описанному. Переход через значение 25

ЗЕо вызывает срабатывание третьего ключа

10, что приводит к приведению входного сигнала в требуемый динамический диапазон (фиг. 26), так как на вход суммирующего усилителя 1 поступает сигнал от третьего 30 компенсирующего усилителя 7, и входное напряжение АЦП 2 определяется суммой входного сигнала и напряжений от компенсирующих усилителей 5 — 7 (фиг. 2а, 6, в, r, д), одновременно изменяется значение 35 старших разрядов кодовых комбинаций устройства. При монотонном уменьшении входного сигнала алгоритм работы устройства будет аналогичен рассмотренному, только отключение аналоговых ключей 40

8 — 10 производится в обратном порядке.

Например, рассмотрим работу преобразователя при изменении входного сигнала от

4Ео до 3Ео. В промежутке между значениями 4Ео и ЗЕо на выходных шинах ПЗУ 3 45 присутствует нулевая кодовая комбинация, так как выходной код АЦП 2 отличен и от нулевого, и от единичного, Все ключи замкнуты, так как в трех младших разрядах выходного кода ПЗУ 11 присутствуют сигналы 50 уровня логической "1" и в двух старших его разрядах присутствуют сигналы уровня логической "1". Вследствие этого выходной код ПЗУ 11 имеет вид 11011111. B регистр.

12 памяти записывается комбинация 55

011111. В момент U = ЗЕ на выходе ПЗУ 3 сформируется кодовая комбинация 10, в силу того что на выходе АЦП 2 в этот момент времени присутствует единичная кодовая комбинация. Тогда на адресных шинах ПЗУ

11 присутствует кодовая комбинация

011111110. По адресу из ПЗУ 11 считывается код, соответствующий комбинации

11100011. Так как в тоетьем младшем разряде сформировался сигнал логического нуля, то ключ 10 отключает от входа суммирующего усилителя 1 компенсирующий усилитель 7. На следующем такте преобразования код на выходе ПЗУ 3 не изменится, так как АЦП 2 имеет задержку в преобразовании на один такт. В регистр 12 памяти записывается код 100011, Тогда адресным кодом ПЗУ 11 является код

10001110. Из ПЗУ 11 производится считывание кода, что соответствует комбинации

111010011. На этом такте преобразования состояния ключей и значения двух старших разрядов не изменились. На следующем такте преобразования выходной код ПЗУ 3 становится нулевым в силу того, что выходной код АЦП 2 отличен от единичного. В регистр 12 памяти записывается код

101011. Тогда адресным кодом ПЗУ 11 будет код 10101100, и на выходе ПЗУ 11 устанавливается код, соответствующий комбинации 10011011. Седьмой разряд комбинации принимает нулевое значение, а два младших остаются прежними, т.е. состояние аналоговых ключей не изменилось. В дальнейшем при изменении Овх от ЗЕО до

2Е производится обычное аналого-цифровое преобразование отсчетов входного сиг- . нала при помощи параллельного АЦП 2, так как входной сигнал изменяется в диапазоне. от -Ео до О. Таким образом, на базе шестиразрядного АЦП. используя предлагаемое изобретение, можно построить восьмиразрядный АЦП за счет расширения динамического диапазона входного сигнала.

В предлагаемом устройстве приведе.ние входного сигнала к динамическому диапазону параллельного АЦП происходит эа счет компенсации входного сигнала, причем коммутация. напряжения производится при его значениях, близких к нулю. Тем самым создаются благоприятные условия для быстрого включения аналоговых ключей. В силу этого на вход суммирующего усилителя воздействует сигнал типа "ступенька" амплитудой, близкой к нулю. Поскольку время установившегося значения зависит от амплитуды воздействия, то быстродействие предлагаемого АЦП выше, чем у известного

АЦП, При использовании изобретения можно получить практически любую разрядность аналого-цифрового преобразователя.

Возможность обработки разнополярных сигналов может быть достигнута введением

1608796

d» нного смещения суммирующего усиормула изобретения тройство для аналого-цифрового преования, содержащее. суммирующий ель, аналого-цифровой преобразовапервый, второй и третий аналоговые, первое, второе и третье постоянные инающие устройства и регистр памяктовый вход которого является тактоиной, а информационные входы нены с соответствующими выходами их разрядов третьего постоянного заающего устройства, два младших адых входа которого соединены етственно с первым и вторым выходарвого постоянного запоминающего уства, старшие адресные входы третьего яниого запоминающего устройства нены соответственно с выходами реа памяти, выходы аналого-цифрового раэователя соединены соответствендресными входами первого постоянэапоминающего .устройства и с ими адресными входами второго занающего устройства, два старших адых входа, которого соединены етственно с выходами старших разряретьего постоянного запоминающего йства, входы управления первого, втопо тоя ли еля

Ф

Ус об аз уси ит тел, кл чи зап м .ти, а во -ш сое и мл ш по ин ре н соо s ми е тро с пос о сое и гис р пре б но а ног .мла ш пом рес соо в дов т устр рого и третьего аналоговых ключей соединены с соответствующими выходами младших разрядов третьЕго постоянного запоминающего устройства, причем выходы первого, 5 второго и третьего аналоговых ключей подключены к первому, второму и третьему вхо- дам суммирующего усилителя, четвертый вход которого является входной шиной, выходы второго постоянного запоминающего

10 устройства являются выходной шиной, тактовый вход и вход опорного напряжения аналого-цифрового преобразователя подключены соответственно к тактовой шине и шине опорного напряжения, выход сумми15 рующего усилителя подключен к входу аналого-цифрового преобразователя, о тл и ч аю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены первый, второй и третий компенсирующие .

20 усилители, причем инверсные входы первого и третьего и прямой вход второго компенсирующих усилителей обьединены и являются входной шиной, инверсный вход второго и прямые входы первого и третьего

25 компенсирующих усилителей обьединены и являются шиной опорного напряжения, выходы первого, второго и третьего компенсирующих усилителей соединены соответственно с информационными входами первого, второго

30 и третьего аналоговых ключей, 1608796 цю /

БЕо

5Ео /Åî

ЗЕо — Ео Еа Еа — 6Ео

Составитель Н.Козлов

Техред М.Моргентал Корректор В.Гирняк

Редактор Л.Зайцева

Производственно-издательский комбинат "Патенг", г. Ужгород, ул.Гагарина, 101

Заказ 3624 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раущская наб., 4/5