Устройство асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом

Устройство асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости асинхронного сопряжения. Устройство содержит на передающей стороне блок стробирования 1 и формирователь (Ф) 2 стробирующих импульсов, а на приемной стороне Ф 3 сигнала запретных интервалов, Ф 4 последовательностей задающих тактовых импульсов, Ф 5 стробирующих импульсов, Ф 6 последовательностей коррекционных тактовых импульсов, Ф 7 корректирующих сигналов, делитель 8 частоты, блок 9 памяти, блок 10 добавления - исключения импульсов и блок 11 считывания. Импульсная последовательность от источника дискретного сигнала (ДС) поступает на передающую сторону, где в передаваемом сигнале возникают вставки, т.е. получаются искажения за счет того, что часть эл-тов ДС стробируется дважды. На приемной стороне сигнал, принятый из синхронного цифрового тракта (СЦТ), стробируется со скоростью ДС. Далее формируются корректирующие импульсы, с помощью которых происходит стробирование сигнала из СЦТ импульсной последовательностью, но с корректированной фазой. Результат этого стробирования - правильно восстановленный исходный сигнал. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1610600 (51)5 04,Х 3/Об

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4309148/24-09 (22) 28.07.87 (46) 30.11.90. Бюл. У 44 (71) Московский электротехнический институт связи (72) А.С.Аджемов, P.À.Õàëèäîâ, Б.Д.Драганов и Л.П.Атанасов (53) 621,394.662 (088.8) (56) Авторское свидетельство СССР

У 474110, кл. Н 04 J 3/06, 1973.

Авторское свидетельство СССР . 9 454702, кл, H 04 J 3/06, 1973. (54) УСТРОЙСТВО АСИНХРОННОГО СОПРЯЖЕНИЯ ДИСКРЕТНОГО СИГНАЛА С СИНХРОННЫМ

ЦИФРОВЫМ TPAKTOM (57) Изобретение относится к электросвязи. Цель изобретения — повышение помехоустойчивости асинхронного сопряжения. Устр-во содержит на передающей стороне блок стробирования 1 и формиров атель (Ф) 2 стробирующих импульсов, а на приемной стороне Ф 3 сигнала запретных интервалов, Ф 4 по2 следовательностей задающих тактовых импульсов, Ф 5 стробирующих импульсов, Ф 6 последовательностей коррекционных тактовых импульсов, Ф 7 корректирующих сигналов, делитель 8 частоты, блок 9 памяти, блок 10 добавления— исключения импульсов и блок 11 считывания. Импульсная последовательность от источника дискретного сигнала (ДС) поступает на передающую сторону, где в передаваемом сигнале возникают вставки, т. е. получаются искажения за счет того, что часть эл-тов ДС стробируется дважды, На приемной стороне сигнал, принятый из си нхро нно го цифрового тр акта (СЦТ), стробируется со скоростью ДС. Далее. формируются корректирующие импульсы, с помощью которых происходит стробирование сигнала из СЦТ импульсной последовательности, но с корректированной фазой. Результат этого стробированпя — правильно восстановленный исходный сигнал, 3 ил.

1610600

Изобретение относится к электросвязи и может быть использовано в многоканальных системах передачи для асинхронного сопряжения дискретного

5 сигнала с синхронным цифровым трактом, а также в системах асинхронной передачи дискретной информации.

Целью изобретения является повышение помехоустойчивости асинхронного сопряжения.

На фиг. 1 представлена структурная электрическая схема устройства асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом; на фиг. 2 — структурные электрические схемы формирователя сигнала зап-: ретных интервалов, формирователя кор-! ректирующих сигналов, блока памяти и блока считывания; на фиг. 3 — времен- 20

1 ные диаграммы сигналов, поясняющие работу устройства асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом, Устройство асинхронного сопряже- 25 ния дискретного сигнала с синхронным цифровым трактом содержит на передающей стороне — блок 1 стробирования, формирователь 2 стробирующих импульсов, на приемной стороне — формирова- 30 тель 3 сигнала запретных интервалов, формирователь 4 последовательностей задающих тактовых импульсов, формирователь 5 стробирующих импульсов, фор" мирователь 6 последовательностей корt рекционных тактовых импульсов, формирователь 7 коррректирующих сигналов, делитель 8 частоты,. блок 9 памяти, блок 10 добавления-исключения импульсов, блок 11 считывания. 40

Формирователь 3 сигнала запретных интервалов. содержит мультиплексор 12, регистр 13 сдвига, инвертор 14, ревер-. сивные счетчики 15, !6, инверторы 17, 18 элемент И-НЕ 19, D-триггер 20 и 45 блоки 21, 22 установки коэффициента деления, Формирователь 7 корректирующих сигналов содержит D" ðèrråðû 23, 24> мультиплексор 25, инверторы 26, 27.

Блок 9 памяти содержит D-триггеры

28, 29.

Блок 11 считывания содержит элемент И-ИЛИ"HE 30 и D-триггер 31, Устройство асинхронного сопряже 55 ния дискретного сигнала с синхронным цифровым трактом работает следующим образом. !

На передающей стороне импульсная последовательность от источника дискретного сигнала (ДС) (фиг. За) подается на информационный вход блока 1 стробиров ания (фиг. 1), на стробирующий вход которого поступает импульсная последовательность от формирователя 2 (фиг, Зб), Учитывая, что скорость ДС ниже скорости синхронного цифрового тракта (СЦТ), то на передающей стороне в передаваемом сигнале

> возникают вставки, т.е. искажения получаются за счет того, что часть элементов ДС стробируют ся дв ажды (фиг. Зв), 1

На приеме . принятый иэ СЦТ сигнал стробируется со скоростью ДС. При стробировании устройство асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом анализирует поступающий сигнал S » и устанавливает фазу стробирующей последовательности, таким образом, что ace, эле менты ДС, в то g числ е и . двух р ат но простробированные на передаче, стробируются однократно.. Анализ поступающего сигнала S < происходит в формирователе 3 (фиг. 2) который в начале третьего импульса комбинации 10) (010) вырабатывает сигнал (импульсы) запретных. интервалов S длительностью

=T-g где Т вЂ” длительность эле ап ментов ДС, (— длительность такта

СЦТ (фиг. 3),. В формирователе 7, на который поступают импульсы >p производится анализ, попадает ли фаза стробирующей последовательности в запретный интервал, и если это имеет место, то в формирователе 7 вырабатываются корректирующие сигналы, которые поступают в блок 10 добавлейия-исключения импульсов и осуществляют путем добавления (исключения) одного импульса и последовательность (из последовательности) импульсов 8 „ сдвиг фазы тактовых импульсов SA .™ (фиг. Зж) на шагО, в сторону опережения или отставания, Анализ сигнала

S >и в формирователе 7 осуществляется в D òðèããåðàõ 23, 24 (фиг. 2), сигналы с которых поступают на соответствующие адресные входы мультиплексора 25, который выполняет функции кодового преобразователя формирующего сигналы коррекции путем подачи сигналов "1" и "0" на его соответствую- .

I щие информационные входы и сигнала

0 6 приеме формирователем 4 (системой фазовой автоподстройки частоты) по сигналу S подается на тактовый вход

С регистра 13. При этом в регистре

13 производится преобразование сигнала S из последовательного кода в параллельный. С выходов разрядов ре-. гистра 13 сигнал S » в параллельном коде поступает на адресные входы мультиплексора 12, на информационных входах которого закодированы двоичным кодом комбинации 101 и 010, путем подачи сигналов "l" и "0 на соответствующие его информационные входы. На разрешающий вход мультиплексора 12 подает ся си гнал (импульсы) $ р и (фиг ° Зг) ppIHTBJIbHocTbE др, сформированный реверсивными счетчиками

15, 16 и D-триггером 20. При одновременном поступлении комбинаций 101 и

010 из регистра 13 на адресные входы мультиплексора 12 и импульса S и на разрешающий вход на его выходе формируется импульс запретного интервала, расположенный в начале третьего импульса триад 101 или 010 (фиг, 3e).

Реверсивные счетчики 15 и 16 работают в режиме вычитания и осуществляют деление тактовой частоты.f!., поступающей из формирова-. еля 4, с коэффициени том деления n=.f I,,=n и, где и и и — соответственно коэффициенты

2. деления реверсивных счетчиков !5 и 16.

Работой реверсивных счетчиков 15, 16 управляет D-триггер 20. Допустим, что в некоторый момент времени с выхода реверсивного счетчика 16 подается короткий отрицательный импульс, который поступает на S-вход D-трйггера 20 ° Так как в следующий момент времени Hà Sвходе D-триггера 20 имеется "1", а на

D-входе постоянно поддерживается логический "0", то D-триггер 20 опрокинет" ся в нулевое состояние .при поступлении на его С-вход переднего фронта инвертированного сигнала S.,До наступлеьжя этого момента логический ",0 подается на (С) вход строба параллельной записи реверсивного счетчика

15. При этом через установочные входы реверсивного счетчика !5 вводится коэффициент деления (в двоичном коде) с выходов блока 21 установки.

После опрокидывания D-триггера 20 в нулевое состояние на тактовом входе реверсивного счетчика 15 имеется "1" и он передним фронтом сигнала тактовой частоты S начинает считать. Пос 5 161060

$ с формирователя 5 íà его раэрешаА ющие входы.

По тактовой импульсной последовательности S (фиг. За) формирователь

6 вырабатывает импульсы Бти и- ЯтИ2

5 (фиг. Зе и Зл), сдвинутые друг от друга на о р, которые поступают в блок 10 добавления-исключения импульсов. Сигнал с выхода последнего через делитель 8, который восстанавливает .тактовую частоту (сигнал SA ) поступает на формирователь 5. Делитель

8 реализован в виде счетчика и, как видно на фиг. Зж, полученная последовательность Sg сдвинута в том месте, где имеется ь с,рр, По импульсным посл ледовательностям Б с, ST и S>>< формирователь 5 вырабатывает стробирующие последовательности Я,! (фиг, Зк), 20

Б и Б (фиг. Зз и Зи), которые поступают в формирователь 7 и блок 9 памяти. Сигналы Я и S к используются. для анализа сигнала запретного интервала в формирователе 7. Сигналы, полученные в результате данного анализа Б ь (фиг. Зм) и S (фиг. 3. н), а также сигнал Бд используются для формиров ания (в формиров ат еле 7) корректирующих сигналов. 30

В блоке 9 ламяти (фиг, 2) происходит запись принимаемого сигнала S по тактовым (стробирующим) импульсам

S A и S>, и в результате на выходе блока 9 памяти получены две последо35 вательности $ А (4иг. 3o) и Sl!g (фиг. Зп), поступающие в блок 11 считывания. Процесс правильного восстановления исходного ДС заканчивается в блоке 11 считывания, где происходит 40 стробирование сигнала из СЦТ импульс" ной последовательностью S- но с корректированной фазой. В блоке 11 считывания происходит анализ выдачи на считывание импульсных последова. тельностей S >A и Sl! посредством последовательностей S pb и Яэ, в результате получается последовательность, показанная на фиг, 3р, которая стробируется сигналом Яд, Результат этого стробирования (фиг. Зс) - правильно восстановленный исходный сигH BJI

Формирователь 3 сигнала запретных интервалов работает следукщим образом.

ДС (Б „, фиг, Зв) поступающий из

СЦТ, подается на вход последователь-. ной записи регистра 13, а тактовый сигнал (фиг. Зб), сформированный на

1610600

Ле отсчета и< импульсов на выходе реверсивного счетчика 15 образуется короткий отрицательный импульс, который через инвертор 18 поступает на тактовый вход реверсивного счетчика

1 6. Посредством обратной связи с вы"

Хода реверсивного счетчика 16 íà его вход строба параллельной записи осук1ествляется запись коэффициента деле- 1р я nq, После отсчета п импульсов а выходе реверсивного счетчика 16 ормируется короткий импульс, и да 1ее процесс счета продолжается аналогично. Блок 22 установки осуществляет установку коэффициента деления реверсивного счетчика 16.

Формула изобр етения

Устройство асинхронного сопряже- 20 ия дискретного сигнапа с синхронным фровым трактом, содержащее на переДающей стороне последовательно соединенные формирователь стробирующих импульсов и блок стробирования сигна" 25 ла, на приемной стороне — формирова- тель последовательностей задающих тактовых импульсов, формирователь корректирующих импульсов, блок добавления-исключения импульсов, делитель частоты и блок памяти, причем информационный вход блока памяти. является

Канальным входом устройства, о т л и; t а ю щ е е с я тем, что„c целью, повышения помехоустойчивости асинхронного сопряжения, введены на приемной стороне последовательно соединенные формирователь последовательностей коррекционных тактовых импульсов, формирователь стробирующих импульсов и 40 блок считывания, а также формирователь сигнала запретных интервалов, при,этом первый выход формирователя

IoñëåäîâàòåëüHîñòåé задающих тактовых импульсов подсоединен к первому 45 тактовому входу формирователя сигнала запретных интервалов, второй тактовый вход которого объединен с входом формирователя последовательностей коррекционных тактовых импульсов и вторым тактовым входом формирователя стробирующих импульсов и подключен к второму выходу формироватетеля последовательностей задающих тактовых импульсов, выход блока добавления-исключения импульсов через делитель частоты подсоединен к третьему тактовому входу формирователя. стробирующих импульсов, второй и третий выходы которого подсоединены соответственно к первому и второму входам записывающего сигнала блока памяти " и первому и второму стробирующим входам формирователя корректирующих сигналов, третий стробирующий вход, вход сигнала запретных интервалов, выход корректирующего сигнала и выход управляющего сигнала которого подключены соответственно к первому выходу формирователя стробирующих импульсов, выходу формирователя сигнала запретных интервалов, корректирующему входу блока добавления-исключения импульсов и управляющему входу блока считывания, информационный вход которого подключен к выходу блока памяти, первый и второй тактовые входы блока добавления-исключения импульсов подключены соответственно к первому и второму выходам формирователя последовательностей коррекционных тактовых импульсов, а информационный вход формирователя сигнала запретных интервалов подключен к информационному входу блока памяти, причем информацион-.. ный вход и выход блока стробирования входного сигнала на передающей стороне и выход блока считывания на приемной стороне являются соответственно входом информационного дискретного сигнапа, канальным выходом и выходом информационного дискретного сигнала устройства.

1610600 а е

1610600

Составитель В, Орлов

Т ехр ед И. Ходанич

Редактор М,Циткина

КоРРектоР Q.KðàBöoâà

Зак аз 3745 Тираж 530 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35,, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101