Преобразователь кода

Преобразователь кода

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может использоваться в системах передачи цифровой информации для преобразования биимпульсного двухфазного кода линии двоичный код без возврата к нулю. Изобретение позволяет повысить помехоустойчивость преобразователя за счет того, что преобразователь не реагирует на дробления входного биимпульсного сигнала, а также за счет использования битов синхронизации и фазировки идентификаторов логических "0" и "1". Преобразователь содержит детектор 1 переходов, счетчики 2 и 3 импульсов, элемент 4 ИЛИ, триггер 5, элемент И 6 и элемент 7 запрета. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаЪБЛИН (19) (И) (51) 5 И 03 М 5/12

O0 AP0T8EHHÍA КОМИТЕТ

П0 ИЗОБРЕТЕНИЯМ И ОЩРЦТИЯМ

ПРИ ГКНТ СССР

1 (2 t ) 4653156/24-24 (22) 20. 02. 89 (46) 07. 12-. 90. Бюл. Р 45 (72) А.С,Кабанов (53) 681.325.6 (088.8) (56) Авторское свидетельство СССР

Н 1270900, кл. Н 03 И 7/00, 1985.

Авторское свидетельство СССР

Р 1195450, кл. 1! 03 r1 5/12, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ КОДА (57) Изобретение относится к импульсной технике и может использоваться в системах передачи цифровой информа2 ции для преобразования биимпульсного двухфазного кода линии в двоичный код без возврата к нулю. Изобретение позволяет повысить помехоустойчивость преобразователя за счет того, что преобразователь не реагирует на дробления входного биимпульсного сигнала, а также за счет использования битов синхронизации и фазировки идентификаторов логических "О" и "1". Преобра— зователь содержит детектор 1 переходов, счетчики 2 и 3 импульсов, элемент ИЛИ 4, триггер 5, элемент И 6 и элемент 7 запрета. 2 ил.

1612376

Изобретение относится к импульсной технике и может использоваться в системах передачи цифровой информации для преобразования биимпульсного двухфаэногс кода линии .в, двоичный код без возврата к нулю, Целью изобретения является повыщение помехоустойчивости преобразователя. .На фиг, 1 представлена функциональная схема преобразователя; на фиг ° 2 — временные диаграммы, поясняющие работу преобразователя.

Преобразователь содержит детектор

1 переходов, первый 2„ второй 3 счетфки импульсов, элемент ИЖ1 «.„ триппер 5, элемент И 6 и элемент ЗАПРЕТ 7. ! Устройство работает следующим об1 азом.

На синхронизирующий вход устройст- ва поступает местный сигнал синхронизации, частота ксторогс в И раз вь.— ше скорости приема информации, а скважность не имеет значения. Входная информация представлена в биимвульсном двухфазном коде, в котором порядок чередования полярности импульсов по сравнению с предыдущим тактовым интервалом не изменяется

30 при передаче символа 1 " и изменяет< я при передаче символа "01 (фиг. 2а) .

На информационном выходе преобраЗователя формируется сигнал в коде без возврата к нулю„ середина каждого ита которого синфазна тактовым им- 35 пульсам на синхронизирующем выходе

«фиг. 2, е и ж). Разрядность Р счетчика 2 выбирается из соотношения

Р = F/2V, .где à — частота местного сигнала синхронизации, Гц", V — - скорость приема информации, Р5 бит, /с.

Детектор 1 переходов формирует маркеры, длительнсстью 1/F, соответствующих фронтов принимаемого биимпульсного сигнала. Маркеры детектора 1 ус ганавливают в нуль счетчик 2, с выхода перепал-: 50 нения которого поступает импульс, длительностью 1/F, в случае поступления в,интервале времени Ь/Р любого иэ маркеров.

Отсутствие маркера в интервале 8/F >5 является признаком смены фазы. Таким образом, импульс на входе Р триггера

5 является идентификатором поступления на информационный вход преобразователя бита логического "0" (в исходном коде), формирование идентификатора логического "0" (выход перейолнения счетчика 2} обнуляет счетчик 3, При поступлении любого из маркеров счетчик 3 переходит в альтернативное состояние., порождая синхропоследовательность, скважностью, равную 2, сфазированную относительно поступления бита логического "0" (в исходном коде) на информационный вход преобразователя. Элемент И 6 выделяет мар" кер, с.сстветствующий сохранению фазы входного биимпульсного сигнала, что соответствует идентификации поступления бита логическои "1" (в исходном копе) на информационный вход преобразователя.

Таким образом, задержка формирования выходного кода без возврата к нулю относительно времени поступления входного биимпульсного сигнала составляет величину, равную 1/F, Скважность выходной синхропоследовательности равна Г/V, причем логическая "i синхропоследсвательности соответствует середине бита сигнала на выходе триггера ". Использование битов синхронизации и фазировки идентификаторов логических "g" и "1 (B исходном коде) обуславливает BbI сокую помехоустойчивость, так как при поступлении следующего неискаженного бита любого логического значения восстанавливается битовая синхронизация на выходе элемснтов ЗАПРЕТА 7, а при поступлении следующего бита логического "0" (в исходном коде) восстанавливается фазировка идентификатора..

Повышение помехоустойчивости достигается также за счет того, что устройство не реагирует на дробления выf ходного биимпульснсго сигнала, длительность которого менее величи1ы 1/Fa формула изобретения

Преобразователь кода, содержащий триггер, выход которого является информационным выходом преобразователя, элемент È Ï, элемент И и элемент ЗАПРЕТ, отличающийся тем, что., с целью повышения помехоустойчиьости г.реобразователя, в него введены счетчик и.детектор переходов, пнформацнoHHMI- вход которогс является информационным входом преобразоСоставитель М.Никуленков

Техред М, оданич Корректор М.Максимишинеп

Редактор Г.Гербер

Заказ 3835 Тираж 655 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.ужгород, уп. Гагарина, 11 . 3!

5 161 вателя, синхрониэирующий вход детектора переходов объединен с синхронизирующими входами первого, второго счетчиков, триггера и является синхрониэирующим входом преобразователя, первый выход детектора переходов соединен с первыми управляющими входами первого., второго счетчиков и первым входом элемента ИЛИ, вьгход которого соединен с прямым входом элемента ЗАПРЕТ и первым входом элемента И, выход которого соединен с входом установки

2376 6 г в "1" триггера, второй выход детектора переходов соединен с вторыми управляющими входами первого, второго счетчиков и BTopbBi входом элемента

ИЛИ, выход первого счетчика соединен с входом установки "О" триггера и третьим управляющим входом второго счетчика, выход которого соединен с

1р вторым входом элемента И и инверсным входом элемента ЗАПРЕТ, выход которого является синхронизирующим выходом преобразователя.