Ячейка памяти для регистра сдвига на мдп-транзисторах

Ячейка памяти для регистра сдвига на мдп-транзисторах

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычнс - лительной технике и может быть использовано в устройствах для сдвига и хранения информации; Целью 1 изобретения является у 7роще1ше ячей- ;Ки памяти эа счет сокращения числа Общих шин с трех до двух. Цель дб- : стирается за счет того, что затвор и исток нагрузочного транзистора 4 соединены со стоком передающего и затвором ключевого транзисторов соОтветственно, 1 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 19/28

fl0 ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМ

ПРИ П Нт СССР И

" " а.: Ц, („ 4 (У;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ :- ;:::-:::. :;:: "":- " .

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

12 (46) 23.09.92. Г>юл. Р 35 (21) 4490030/24 (22) 02.10.88 (721 В,А.Êàíàêèí, С.И.Наймарк, Е.И.Мануйлова и O,À,Cîëîìåííèêîâ

; (53) 681. 327. 66 (088.8), (56) Буренков И.Н.. и др. Микрозлектронные схемы цифровых устройств.

И.: Сов. радио, с, 152-153, рис.4е21е

Патент США В 3937984. кл. С 11 С 19/28, 1976. (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИСТРА

СДВИГА НА МДП-ТРАНЗИСТОРАХ

И9>Б0(и) Д

t (57) Изобретение относится к вычис лительной технике и может быть использовано в устройствах для сдви" .

ra и хранения информации. Целью, изобретения является прощение ячей:,ки памяти sa счет сокращения числа общих шин с трех до двух. Цель достигается за счет того, что затвор

:и исток нагрузочного транзистора 4 соединены со стоком передающего и затвором ключевого транзисторов соот.ветственно . 1 ил.

Изобретение относится к вычислительной технике и может !)t.ITb исполь" в зовано в устройствах для сдвцт а и хранения информации, 5

Целью изобретения является упрощение ячейки памлти за счет сокращения числа общих шин с трех до двух., Схема ячейки памяти н регистр сдвига построенный на таких ячейках! 1(}

В ! памяти, приведены на чертеже.. !

Ячейка i памяти содержит ключевой 2, передающий 3 и нягруэочный 4 транзисторы, варактор 5» первый 6 н второй 7 тактовые входы. Па черте- 15 же показаны также последовательные информационный вход 8 и выход 9 регистра» параллельные инфсрмацион ные выходы 10 ячеек памяти, первый

t1 и второй 12 тактовые входы ре- 20 гистра

Ячейка в составе регистра сдви . а работает счедующим образом.

Иа второй тактовый вход 12 податся напряжение, равное нулю, а на ервый тактовый вход 11 - высокое напряжение, которое открывает ключевой транзистор 2. Б это же время с входа 8 на сток ключевого трапэис-. .."ора 2 первой ячейки подается вы- 39 еское напряжение, которое поступает на затвор передающего транзистора

3 и первый вывод варактора 5. Передающий транзистор 3 при этом открываетсн и через свой открытый канал соединяет варактор 5 с вторым тактовым входом 7, Затем напрнжепие на первом тактовом входе 6 уменьшается до пуля, ключевой транзистор 2 за. к рыв ае тен, но высокое напряжение на первом выводе. варактора 5 остается,, и передающий транзистор 3 остается открытым. Затем напряжение па входе

8 (сток ключевого транзистора 2) уменьшаетсн до нуля, HB второй так-;.îDûé вход 7 подаетсн высокое на"

Пряжение, которое поступает на сток передающего транзистора 3, па затвор нагруэочного транзистора А и па затвор ключевого транзистора 2 после- 5> дующей ячейки памяти, так как отно™

1„} шепие — иагруэочиого транзистора 4

3. меньше, чем у передающего транзистора 3, то напряжение на выходе первой ячейки близко к напряжению на втором тактовом входе 7. Это напря жение через открытый ключевой транзистор 2 последующей ячейки регистра передается на первый вывод варактора этой ячейки и открывает передающий транзистор 3 точно так же, как в предыдущей ячейке.

Затем па втором тактовом входе 7 напряжение снижается до нуля, при зтом выходное напряжение первой ячейки также уменьшается до нуля, а напряжение на варакторе последующей ячейки сохраняется высоким и держит открытым передающий транзистор

3 этой ячейки. Далее на первый тактовый вход 11 снова подается высокое, напряжение, и процесс сдвига повторяется так, как было описано выше.

Сдвигаемая информация определяется сигналами, поступающими на вход О.

Один разряд регистра сдвига сос.» тавляют две ячейки памяти.

Формулa изобретения

Ячейка памяти для регистра сдвига на ИДП-транзисторах, содержащая клю- чевой, передающий, нагрузочный транзисторы и варактор, причем исток ключевого транзистора соединен с затвором передающего транзистора и с первым выводом варактора, исток передающего транзистора соединен со сто" ком нагруэочпого транзистора и с вторым выводом варактора, сток ключевого трапэистора является информационным входом, а исток передающего транзистора — информационным выходом ячейки памяти, затвор ключевого транзистора и сток передающего транзистора являются соответственно первым и вторым тактовыми входами ячейки памнти, о т л и ч а ю щ G H с я т=м, что, с целью ее упрощения, затвор и исток: нагруэочного транзистора сое-! динены со стоком передающего и затвором ключевого транзисторов соответственно .