Цифровой измеритель параметров комплексных сопротивлений

Цифровой измеритель параметров комплексных сопротивлений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике и может быть использовано при построении цифровых измерителей параметров комплексных сопротивлений. Целью изобретения является повышение точности измерений. Цифровой измеритель параметров комплексных сопротивлений содержит делитель 1 частоты, вычислительный блок 2, цифровой фазорасщепитель 3, блок 4 управления, делитель 5 частоты, преобразователь 6 напряжения проямоугольной формы в синусоидальное, преобразователь 7 напряжение - ток, переключатель 8, ключ 9 выбора схемы замещения, преобразователь 10 полного сопротивления, ключи 11 и 12 выбора диапазона измерений, переключатель 13, синхронный детектор 14, итерационный фильтр 15, преобразователь 16 напряжение - частота, счетчик 17, индикатор 18, ключ 19 сброса, ключи 20-22 выбора измеряемой величины. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 01 R 27/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ (21) 4186740/24-21 (22) 26,01.87 (46) 23.12.90. Бюл. ЬЬ 47 (72) Д.П.Орнатский и Р.Д.Тучин (53) 621.317.33 (088.8) (56) Измерения, контроль, автоматизация, 1980, М11-12, c,10 — 21.

Авторское свидетельство СССР

N . 1155959, кл. G 01 R 27/00, 1983, (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ПАРАМЕТРОВ КОМПЛЕКСНЫХ СОПРОТИВЛЕНИЙ (57) Изобретение относится к электроиз мерительной технике и может быть использовано при построении цифровых измерителей параметров комплексных сопротивлений. Целью изобретения является.. Ж 1615637 А1 повышение точности измерений. Цифровой измеритель параметров комплексных сопротивлений содержит делитель 1 частоты, вычислительный блок 2, цифровой фазорасщепитель 3, блок 4 управления, делитель 5 частоты, преобразователь 6 напряжения прямоугольной формы в синусоидальное, преобразователь 7 напряжение — ток, переключатель 8, ключ 9 выбора схемы замещения, преобразователь 10 полного сопротивления, ключи 11 и 12 выбора диапазона измерений, переключатель 13, синхронный детектор 14, итерационный фильтр 15, преобразователь 16 напряжение — частота, счетчик 17, индикатор 18, ключ

19 сброса, ключи 20 — 22 выбора измеряемой . величины. 1 з.п. ф-лы, 2 ил.

1615637

Изобретение относится к электроизмерительной технике и может быть использовано при построении цифровых измерителей параметров комплексных сопротивлений, Целью изобретения является повышение точности измерений, На фиг,1 представлена структурная схема измерителя; на фиг,2- структурная схема.итерационного фильтра.

Измеритель состоит гз делителя 1 частоты, вычислительного блок::, 2, цифрового фаэорасщепителя 3, блока 4 управления, делителя 5 частоты, преобразователя 6 прямоугольных напряжений в синусоидальное, преобразователя 7 напряжение-ток, переключателя 8, ключа 9 выбора схемы замещения, преобразователя 10 полного сопротивления, ключей 11 и 12 выбора диапазона измерения, переключателя 13, синхронного детектора 14, итерационного фильтра 15, преобразователя 16 напряжение-частота, счетчика 17, индикатора 18, ключа 19 сброса, ключей 20 — 22 выбора измеряемой величины.

Первый выход вычислительного блока 2 соединен через делитель 1 с входом цифр. вого фазорасщепителя 3, выходы котора с соединены с первыми четырьмя входам: блока 4, выход которого соединен с упра.: ляющим входом синхронного детектора l4, выход которого через итерационный фильтр

15 и преобразователь 16 соединен с четвертым входом блока 2, второй и третий входы которого соединены с вторыми выводами ключей 11 и 12 и управляющими входами преобразователя 10, выходы которого соединены с первым и вторым входами переключателя 13, третий вход которого соединен с общей шиной, а выход — с входом cl1HxpoHHol 0 детектора 14, Управляющий вход итерационного фильтра 15 соединен " выходом делителя 5, вход которого соединен с четвертым входом блока 4 и входом преобразователя 6, выход которого соединен с первым входом переключателя 8 непосредственно, а с его вторым входом — через преобразователь 7, вход преобразователя 10 соединен с выходом переключателя 8, управляющий вход которого соединен с вторым выводом ключа 9, первым входом вычислительного блока 2 и пятым входом блока 4, шестой и седьмой входы которого соединены с управляющими входами переключателя 13 и вторым и третьим выходами вычислительного блока

2, четвертый выход которого соединен со счетным входом счетчика 17, сбросовый вход которого соединен со сбросовым входом вычислител ::.- c:ã= блоха 2 и вто;::— ..

10 15

25 :J"; 2Q

55 водом ключа 19. выход счетчика 17 соединен с входом индикатора 18, вторые выводы ключей 21 и 22 соединены с восьмым и девятым входами блока 4 и пятым и шестым входами вычислительного блока 2, второй вывод ключа 22 соединен с десятым входом блока 4, первые выводы ключей 9, 11, 12 и

19 — 22 соединены с общей шиной.

Итерационный фильтр состоит из интегратора 23, повторителей 24 — 26, ключей 27—

30, конденсаторов 31 и 32 и инвертора 33, Вход интегратора 23 соединен через повторитель 24 с входами ключей 27 и 28, выходы которых соединены с первыми выводами кочденсаторов 31 и 32 и входами ключей 29 и 30 соответственно, выходы которых соединены между собой и с входом повторителя

25, выход которого является выходом итерационного фильтра и через повторитель 26 соединен с вторым входом интегратора 23, первый вход которого является входом блока, вторые выводы конденсаторов соединены с общей шиной, управляющие входы ключей 27 и 30 соединены между собой и через инвертор 33 с управляющими входами ключей 28 и 29. Вход инвертора 33 является управляющим вхоцом измерителя.

Измеритель работает следующим образом.

Измерение каждого параметра в любой схеме замещения происходит в три такта, Тип схемы замещения определяет положение переключателя 8, Положение переключателя 13 определяется тактом работы устройства. При измерении параметров последовательной схемы замещения емкости

Сэ., Rs переключатель 8 подключает выход преобразователя 7 на вход преобразователя 10 в течение всех трех тактов, При этом на выходе преобразователя 10 существуют напряжения, одно иэ которых равно падению напряжения на неизвестном сопротивлении Z>, а другое — на известном Ro от выходного тока преобразователя 7, синфаэного с выходным напряжением преобразователя 6 1 = Uz = z (Rs + );

)мСэ

02= URO=(е Ro, где Iz — выходной ток преобразователя 7;

R0 — образцовое сопротивление.

В течение первого такта автоматический переключатель 13 подключает вход синхронного детектора 14 к напряжению

Uz. При этом фаза управляющего напряжения синхронного детектора 14 равна при измерении активного соп ротивления йэ=0, при измерении последовательной емкости

1615637

Cs= 90 . При этом выходное напряжение фильтра 15 при измерении сопротивления

Rs равно

015 = Klz Rs + а при измерении емкости Cs

U15i= К С -+Л, г С2 где К вЂ” коэффициент преобразования измерительного тракта;

Л вЂ” смещение нуля на выходе фильтра 15;

Iz — среднее значение выходного тока преобразователя 7; и = 2 л f= const — частота тестового сигнала; обычно f=10", где n — целое число.

В течение второго такта переключатель

13 подключает вход синхронного детектора

14 к напряжению UR, при этом фаза управляющего напряжения синхронного детектора 14, поступающего от блока 4, равна 180 .

В этом случае выходное напряжение итерационного фильтра 15 равно

U15 = К!2йо+ Л, II

В третьем такте автоматический переключатель 13 подключает вход синхронного детектора 14 к общей шине всего устройства. При этом выходное напряжение итерационного фильтра 15 равно

U15

Это соотношение справедливо при любой фазе управляющего сигнала синхронного детектора 14, поэтому указанное описание третьего такта одинаковое для всех случаев измерений и далее не повторяется.

При измерении параметров последовательной схемы замещения индуктивности

Rs автоматический переключатель 8 подключает (как и в случае Cs, Rs) выход преобразователя 7 напряжение — ток на вход преобразователя 10 в течение всех трех тактов.

При этом выходные напряжения преобразователя 10 равны

U1=Uz= lz (Rs+J NLs);

02= 0йо=!2 Ro

В течение первого такта автоматический переключатель 13 подключает вход синхронного детектора 14 к напряжению

Uz, при этом фаза управляющего напряжения синхро .ного детектора 14 равна 0 при измерении активного сопротивления Rs u

270 при измерении последовательной индуктивности Ls. При этом выходное напряжение фильтра 15 равно при измерении сопротивления Rs

U1s= KlzRs+ Л. а при измерении индуктивности Ls

015= К12 Ш бз+ Л.

Второй и третий такты работы идентичны укаэанным при измерении параметров

Cs, Rs, т.е, »

015 = Klz Во+ Л;

Il

5 015 = Л, III

При измерении параметров параллельных схем замещения переключатель 8 подключает вход преобразователя 10 к выходу преобразователя 6 и в течение всех трех

10 тактов, В случае измерения параметров параллельной схемы замещения емкости Ср и

Rp на выходе преобразователя 10 существуют напряжения

U1=Uz:

15 ° 1

UP=URp = U2R (+JcoCp).

В этом случае в течение первого такта автоматический переключатель 13 подключает вход синхронного детектора 14 к на20 пряжению Uz, при этом фаза управляющего напряжения синхронного детектора 14 равна Оо, а выходное напряжение фильтра 15 равно

015 = К 02+ Л, 25 где Uz — среднее значение выходного напряжения преобразователя 6, Во втором такте переключатель 13 подключает вход синхронного детектора 14 к напРЯжению URo, пРи этом фаза УпРавлЯющего напряжения синхронного детектора

14 равна 90 при измерении параллельной емкости Ср и 180 при измерении параллельного сопротивления Rp, Выходное напряжение фильтра 15 при измерении емкости Ср равно

015 =- KUz Rp m Ср+ Л, II при измерении сопротивления Rp

015 = (KUz Rp)/Rp+ Л, Третий такт идентичен указанному, т.е.

0 15ш=Л.

В случае измерения параметров параллельной схемы замещения индуктивности

Lp, Rp выходные напряжения преобразователя 10 равны

45 01=0 2

U2= URp U2Ro(R + ° ) °

1 1

Rp jo)Lp

В этом случае в течение первого такта переключатель 13 подключает вход синхронного детектора 14 к напряжению Uz, при этом фаза управляющего напряжения синхронного детектора 14 равна Оо, тогда выходное напряжение фильтра 115 равно:

0 l5 =KUz+ Л.

Во втором такте переключатель 13 подключает вход синхронного детектора 14 к напряжению UR, при этом фаза управляющего напряжения синхронного детектора

14 равна 270 при измерении параллельной

1615637 дуктивности IfI 16 о qpIfI IfI3MepeHIfIg ng аллельного сопротивления Rp, Выходное апряжение фильтра 15 равно при измерении индуктивности Lp ц и КЪ Я.+

Р

NL при измерении сопротивления Rp и KUz 4

U>g = — — +Л

Ro

Третий такт идентичен указанному, т.е.

И1 д

Коэффициент деления частоты делитеем 5 определяет коэффициент усреднения

Входного сигнала фильтра 15 и выбирается главным целому числу не менее двух, Для йолучения результата измерений напряжеие UIs при помощи преобразователя 16 реобразуется в частоту следования имульсов, которые подсчитываются счетчиом блока 2 в течение фиксированного, нтервала времени, Полученные коды (0 15) результаты преобразования выходfaro напряжения итерационного фильтра ,15 в код запоминаются в ОЗУ блока 2 и, затем используются для вычисления результата измерения и по формулам

N fU15j N fU15 к (u >> ) — М (Ь ш) ! -, 1

М, = -5-,—— Х

- Г о (о ((й35 МЛ6

К (015 ) — N (U

Ro

MLx = — X о

N(U, ) М (0„ш) где Во — образцовое сопротивление;

f0 — частота сигнала на входе преобразователя 10.

Для индикации вычисленных величин

Rx, С„-., х четвертый выход бло à 2 инвертиоуется соответствующее число раз (NRx, ИСХ, И1 х), а счетчик 17 фиксирует измеренную Величину.

1, Цифровой измеритель параметров комплексных сопротивлений, содержащий преобразователь полного сопротивления, выходы которого соединены с первым и вторым входами первого переключателя, выход которого соединен с входом синхронного детектора, второй переключатель, первый и второй делители частоты, последовательно соединенные счетчик и индикатор, семь .::лючей, а также блок управления, о т л и ч аю шийся тем, что, с целью повышения точности измерений, он снабжен итерационным фильтром, преобразователем прямоугольного напряжения в синусоидальное, преобразователем напряжение — ток, цифровым фазорасщепителем, преобразователем напряжение-частота и вычислительным блоком, при этом первый выход вычислительного блока соединен через первый делитель частоты с входом цифрового фазорасщепителя, выходы которого соединены с первыми четырьмя входами блока управления, выход которого соединен с управляющим входом синхронного детектора, выход которого через последовательно соединенные итерационный фильтр и преобразователь напряжение — частота соединен с четвертым входом вычислительного блока, четвертый выход которого соединен со счетным входом счетчика, сбросовый ьход которого соединен со сбросовым входом вычислительного блока и с вторым выводом четвертого ключа, первые выводы всех семи ключей соединены с общей шиной, второй вывод первого ключа соединен с пятым входом блока управления, управляющим входом второго переклю ателя и с первым входом вь. числит(ельного блока, вторые выводь à;и"..(f-о и третьего ключей соединены

= вторым и третьим входами вычислительноr0 блока и с входами управления диапазона преобразователя полных сопротивлений, вход которого соединен с выходом второго переключателя, первый вход которого соединен с выходом преобразователя прямоугольного напряжения в синусоидальное непосредственно. а второй вход — через преобразователь напряжение — ток, вход преобразователя прямоугольного напряжения В синусоидальное соединен с четвертым выходом цифрового фазорасщепителя и входом второго делителя частоты, выход которого соединен с управляющим входом итерационно-о фильтра, вторые выводы пятого и шестого ключей соединены с пятым и шестым входами вычислительного блока и с восьмым и девятым входами блока управления, десятый вход которого соединен с вторым выводом седьмого ключа, второй vi третий выходы вычислительного блока соединены с шестым и седьмым входами блока управления и с управляющими входами первого переключателя, третий вход которого соединен с общей шиной.

2. Измеритель поп.1, от ли ч à ю щи йс я тем, что итерационный фильтр состоит из трех повторителей, интегратора, двух конденсаторов, инвертсра и четырех ключей, выход интегратора через первый повторитель соединен с входами nepeora u

1615637

Составитель О. Богданович

Редактор И. Шулла Техред M.Ìoðãåíòàë Корректор М, Максимишинец

Заказ 3984 Тираж 555 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101 второго ключей, выходы которых соединены с первыми выводами первого и второго конденсаторов и входами третьего и четвертого ключей соответственно, выходы которых соединены между собой и.через последова- 5 тельно соединенные второй и третий повторители — с вторым входом интегратора, первый вход которого является входом блока, вторые выводы конденсаторов соединены с общей шиной, управляющие входы первого и четвертого ключей соединены между собой и с управляющим входом блока, который через инвертор соединен с управляющими входами второго и третьего ключей, выходом блока является выход второго повторителя.