Преобразователь параллельного кода в последовательный

Преобразователь параллельного кода в последовательный

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в схемах преобразования параллельного кода в последовательный. Цель изобретения - упрощение преобразователя за счет выполнения Д-триггеров регистра, кроме последнего, со статическим управлением, а последнего - с динамическим управлением. Преобразователь содержит мультиплексор 1, регистр 2 и Д-триггеры 3 и 4, счетчик 5, выполненный на (N-1)-м Д-триггере 6, элемент ИЛИ 7, тактовый и информационные входы 8 и 9 и выход 10 преобразователя. 1 и.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСтИЧЕСНИХ

КСПУБ Лик (51)5 Н 03 М 9 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4422391/24-24 (22) 04. 04 ° 88 (46) 23. 12. 90. Бюл. К 47 (72) А.П. Голубев, Л.Б.Богод, С.Л.АФиногенов, Э.И.Факидова, К.А. Гасумян и А.А.Галактионов (53) 681.325(088.8) (56) Микропроцессорные средства и системы, 1987, У 4, с.67. (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО

КОДА В ПОСЛЕДОВАТЕЛЬНКЙ

:(57) Изобретение относится к вычислительной технике и может быть исполь„„SU„„1615892 A 1

2 зовано в схемах преобразования параллельного кода в последовательный.

Цель изобретения — упрощение преобразователя за счет выполнения D-триггеров регистра, кроме последнего, со статическим управлением, а последнего — с динамическим управлением.

Преобразователь содержит мультиплексор 1, регистр 2 из 2 D-триггеров 3 и и 4, счетчик 5,выполненный на (а-1)-м

D-триггере 6, элемент ИЛИ 7, тактовый и информационные входы 8 и 9 и выход

10 преобразователя. 1 з.п. ф-лы, 2 ил.

1615892

Изобретение относится к вычислительной технике и может быть использовано в схемах преобразователя параллельного кода в последовательный.

Целью изобретения является упрощение преобразователя за счет выполнения D-триггеров регистра, кроме последнего, со статическим управлением, а последнего — с динамическим управлением.

На фиг.1 представлена схема пре образователя, на фиг.2 — эпюры сигналов на управляющих входах мультиплексора и сигнала на выходе элемента ИЛИ.

Преобразователь содержит мультиплексор 1, регистр 2 из ?" 0-триггеров 3 и 4, счетчик 5, выполненный на (n-1)-м D-триггере 6, элемент ИЛИ 7, тактовый и информационный входы 9 и выход 10 преобразователя.

Преобразователь работает следующим образом.

На вход 8 преобразователя, подается тактовый импульс (фиг.2), длительность которого после прохождения каждого последующего D-триггера 6 счетчика 5 увеличивается в два раза.

Таким образом, после прохождения исходного тактового импульса через цепочку триггеров 6 получают и тактовых импульсов различной длительности, которые могут реализовать 2" различных комбинаций. Эти импульсы подаются на управляющие входы мультиплексора 1, который. последовательно считывает информацию с D-триггеров 3 и 4 регистра 2. Задача состоит в том, чтобы за цикл опроса всех триггеров 3 и 4 ре- 4О гистра 2 считать с каждого из них информацию, а эач ем записать новую.Лля решения этой задачи в качестве тактирующего импульса регистра 2 используется дизьюнкция тактового импульса 45 и импульсов, формируемых на выходах счетчика 5. Это позволяет сократить длительность тактирующего импульса регистра 2, что позволяет сократить число П-триггеров регистра 2, тактируемых фронтом, до одного.

Предлагаемый преобразователь палИ раллельного 2 -разрядного кода в последовательный позволяет использовать и в системе 2 -разрядного регистра 2 (2 -1} триггеров 3, синхронизируемых и» уровнем тактирующего импульса, и один D-триггер 4, синхронизируемый фронтом тактирующего импульса, что делает ее более компактной. формула изобретения.

Преобразователь параллельного кода в последовательный, содержащий

И регистр иэ 2 D-триггеров, информационные входы которого являются информационными входами преобразователя, выходы D-триггеров регистра соединены с соответствующими информационными входами мультиплексора, выход которого является выходом нреобразователя, (n-1)-й разрядный счетчик, тактовый вход которого объединен с управляющим входом младшего разряда мультиплексора и является тактовым входом преобразователя, выходы счетчика соединены с соответствующими, управляющими входами старших разрядов мультиплексора, о т л и ч а ю— шийся тем, что, с целью упрощения преобразователя эа счет выполнения

13-триггеров регистра, кроме последнего, со статическим управлением, а последнего — с динамическим управлением, в преобразователь введен элемент ИЛИ,- первый вход которого подключен к тактовому входу преобразователя, вторые входы элемента ИЛИ подключены к соответствующим выходам счетчика, выход элемента ИЛИ подключен к прямому динамическому управляющему входу последнего D-триггера регистра и к инверсным статическим управляющим входам остальных D- триггеров регистра.

1615892

Составитель О.Неплохов

Техред M.яндык Коргектор В,Гирняк

Редактор M.Áëàíàð

Заказ 3997 Тираж 660 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, !01