Устройство управления переключением резерва

Устройство управления переключением резерва

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматического включения в работу элементов резервированной системы. Цель изобретения - повышение надежности устройства. Матрицы 7 исключающих логических ячеек обеспечивают подключение резервируемых блоков 13-15 к направлению, заданному элементами 1, 2 управления в соответствии с приоритетом направления и приоритетом резервированного блока. 1 ил.

СОВХОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)5 Н 05 К 10/00; G 06 F ll/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4637683/24 (22) 19.12.88 (46) 30.12.90. Бюл. У 48 (72) В.С.Савватеев, С.С.Левичев, Н.И,Комаров и В.А.Леонтьев (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 703816, кл. 0 06 F 11/00, 1977.

Авторское свидетельство СССР К- 877548, кл. G 06 F ll/20, 1979, BU 161767Д А 1

2 (54 ) УСТРОЙСТВО УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ РЕЗЕРВА (57) Изобретение относится к автоматике и вычислительной технике и может бьггь использовано для автоматического включения в работу элементов резервированной системы, Цель изобретения — повьппение надежности устройства. Матрицы 7 исключающих логических ячеек обеспечивают подключение резервируемых блоков 13-15 к направлению, заданному элементами 1, 2 управления в соответствии с приоритетом направления и приоритетом резервированного блока. 1 ил.

1617675

Изобретение относится к HB TQNQT»» ке и вычислитепьной технике и может быть использовано для автоматического включения в работу элементов резервированной системы, Резервируемыми элементами могут быть функционально законченные узлы, блоки аппаратуры, тракты, каналы связи различного назначения и т,д. 10

Целью изобретения является повышение надежности работы устройства.

На чертеже представлена блок-схе-. ма устройства управления переключением резерва. 15

Устройство содержит элементы 1 и

2 управления переключением резервируемых блоков, элементы 3-5 контроля резервируемых блоков, коммутатор 6, матрицу перекпючающих логических яче- 20 ек 7, элементы И-НЕ 8, первый, второй, третий и четвертый элементы И 9-12 резервируемые бпоки 13-15.

Элементы 1 и 2 управления осуществляют подачу сигналов управления под- 25 ключением блоков 13-15 по соответственно первому и второму направле»п»ям.

Устройство работает следующим образом.

Установпена приоритетность направ- 30 ле»»ий и резервируемь»х блоков: направление 1 приоритетнее направления II, направление Il приоритетнее последующих направлений, Каждое последующее направление имеет меньшую приоритет3 ность по отношению к предыдущему.

Блок 13 приоритетнее блока 14, который, в свою очередь, приоритетнее блока 15, Каждый последующий резервирующий б»»ок имеет меньший приоритет по 40 отношению к предыдущему.

Ппи отсутствии требований на включение резервируемых блоков в работу (исходное состояние) с выхода каждого элемента 1 и 2 управления подключени- 45 ем резервируемых блоков сигналы логического "О" поступают на первые входы элементов И-НЕ 8 соответствующих переключающих логических ячеек 7 первого столбца матрицы, Если все блоки исправны, то от каждого элемента 3-5 контроля поступает сигнал логической

"1" на второй вход элемента И-HE 8 соответствующей логической ячейки 7 первой строки матрицы. В этом случае на входах всех элементов И-НЕ 8 присутствуют сигналы логической "1", которые поступают на первые входы элементов И 9-12 в своимх переключающих логических ячейках 7 и на коммутатор

6. На выходах всех первых элементов

И 9 присутствуют сигналы логического

11 11

0, а н а выходах всех вторых, треть- . их и четвертых элементов И 1 0- 1 2 сигналы логической " 1 " .

При появлении на выходе элемента

I управления сигнала логической "1" (пЗапрос") и при наличии на втором входе элемента И-НЕ 8 сигнала . огической "1" (Блок исправен") на выходе последнего появляется сигнал логического "0", который поступает на коммутатор 6 и на первые входы элементов И 9-12 этой же переключающей логической ячейки 7. По этому сигналу исполнительное устройство коммутатора 6 включает наиболее приоритетный резервируемый блок 13 в работу по направлению I. На выходах элементов И 9, 10 первой переключающей логической ячейки 7 первого столбца матрицы появляются сигналы логического "0 . С выхода первого элемента

И 9 этот сигнал поступает одновременно на первый вход элемента И-НЕ 8 и на второй вход первого элемента И 9 второй переключающей логической ячейки 7 первого столбца матрицы, далее через первый элемент И 9 второй переключающей логической ячейки 7 — на первый вход элемента. И-НЕ 8 и на второй вход первого элемента И 9 третьей логической ячейки 7 и т.д. на все ячейки первого столбца матрицы, запрещая подключение менее приоритетных резервируемых блоков в работу по направлению I, С выхода второго элемента И 10 пер" вой логической ячейки 7 первой строки матрицы сигнал логического "0" поступает на второй вход элемента И-НЕ 8 менее приоритетного направления II т.е, на вторую логическую ячейку 7 первой строки матрицы, с выхода второго элемента И 10 второй логической ячейки 7 первой строки матрицы — на последующую переключающую логическую ячейку 7 и далее на все переключающие логические ячейки 7 первой строки матрицы. Это приводит к запрету подключения по другим направлениям включенного уже в работу по направлению

I резервируемого, блока 13. На выходах элементов И 10 второй и третьей переключающих логических ячеек 7 первого столбца матрицы при этом присутствуют сигналы логической "1", которые

1617675 поступают на первые входы элементов

И-HE 8 соответственно второй и третьей переключающих логических ячеек

7 второго столбца матрицы. Этот сигнал разрешает подключение в работу свободных и исправных резервируемых блоков 14 и 15 по менее приоритетным направлениям, При появлении на выходе элемента

2 управления сигнала логической "1" (" Запрос" ) этот сигнал поступает на первый вход элемента И-НЕ 8 второй переключающей логической ячейки 7 первой строки матрицы. Так как на втором 15 входе элемента И-НЕ 8 данной логической ячейки 7 присутствует сигнал логического "0", на его выходе сохранится сигнал логической "1", который поступает на первый вход первого элемен- 20 та И 9 данной переключающей логической ячейки 7. Вследствие этого сигнал логической "l" с элемента 2 управления поступает на первый вход элемента

И-НЕ 8 следующей в этом столбце пе- 25 реключающей логической ячейки 7. Так как на втором входе элемента И-НЕ 8 этой переключающей логической ячейки 7 присутствует сигнал логической

"1", то на его выходе появляется сиг- 30 нал логического "0", который постугает на коммутатор б.

По этому сигналу коммутатор 6 включает в работу резервируемый блок 14 по направлению 2. Одновременно сигнал логического "0" с выхода элемента

И-НЕ 8 второй переключающей логической ячейки 7 столбца матривы поступает на входы элементов И 9-12 данной логической ячейки, устанавливая 40 на их выходах сигналы логического "0".

Сигнал логического "0" с выхода элемента И 9 запрещает прохождение сигнала "Запрос" в третью и соответственно в последующие переключаннцие логи- 45 ческие ячейки 7 второго столбца матрицы °

Сигнал логического "0" с выхода элемента И 10 запрещает прохождение сигнала "1" (" Блок исправен") в третью 0 и, соответственно, в последующие переключающие логические ячейки 7 вто- рой строки матрицы, предотвращая возможное включение блока 14 в работу по направлениям III, IЧ,...

Сигнал логического "0" с выхода элемента И 11 поступает на вход элемента И-ПЕ 8 первой переключающей логической ячейки 7 второго столбца матрицы, что исключ ае т воз можно е включение в работу по направлению II блока 13 в случае его освобождения от работы по направлению I, Сигнал логического "0" с выхода элемента И 12 поступает на вход элемента И-НЕ 8 первой переключающей логической ячейки 7 второй строки матрицы, что исключает возможное включение занятого уже блока 14 в работу по направлению I в случае отказа резервируемого блока 13 и появления на выходе элемента контроля 3 сигнала логического "0".

При выходе из строя блока, подключенного к какому-либо из направлений, на входе соответствующего элемента контроля блока (в рассматриваемом случае элемента контроля 3 или 4) появляется сигнал логического "0" ("Авария блока"), при этом в соответствующей строке матрицы на выходе элемента И-НЕ 8 переключающей логической ячейки 7, подключившей данный резервируемьгй блок в работу, появляется сигнал логической "1", который поступает на коммутатор 6 и на входы элементов И 9-! 2 этой же переключающей логической ячейки 7. По этому сигналу коммутатор 6 отключает неисправный резервируемый блок, а в работу по этому направлению включается исправный менее приоритетный резервируемьй блок, не занятый н какомлибо другом направлении, в данном случае блок 15, Происходит это следукщим образом.

Если, например, вышел из строя резервируемый блок 13, занятый в направлении I то сигнал логической "1" с выхода элемента И-НЕ 8 первой переключающей логической ячейки 7 первого столбца матрицы разрешает прохождение сигнала логической "1" (" Запрос" ) с выхода элемента 1 управления через первый элемент И 9 той же переключающей логической ячейки 7 на вход первого элемента И 9 второй переключающей логической ячейки 7 первого столбца матрицы, а так как включение этой ячейки. запрещено сигналом логического "0", поступающего от второй переключающей логической ячейки 7 второй строки матрицы, то на первый вход первого элемента И 9 второй переключающей логической ячейки 7 первой строки матрицы с выхода элемента И-НЕ

8 этой же переключающей логической

1617675 ячейки 7 поступает сигнал логической

"1", который разрешает прохождение сигнала "Запрос" от элемента 1 управления в третью переключающую логи5 ческую ячейку 7 первого столбца матрицы, что вызывает появление логического "0" на выходе элемента И-НЕ 8 и включение тем самым с помощью коммутатора б резервируемого блока )5 по направлению Х, Одновременно сигнал логического "0" с выхода элемента И

11 третьей переключающей логической ячейки 7 первого столб.ца матрицы блокирует возможность включения первой и второй переключающих логических ячеек 7 того же первого столбца матрицы, что исключает в рассматриваемой ситуации самопроизвольное подключение в работу более приоритетно- 20 го резервируемого блока 13 при его восстановлении или резервируемого блока 14 при его освобождении из работы. Подключение более приоритетного свободного блока может быть обеспечено принудительной кратковременной подачей (имит ацией, например, выключения питания блока или любым другим способом) сигнала "Авария блока" от элемента контроля 5. 30

Аналогично устройство работает при снятии сигнала "Запрос" от элемента

1 или 2 управления. Например, если в рассмотренной выше ситуации с элемента 2 управления прекращается поступление сигнала "Запрос" (т. е. из фиксированного ранее состояния логической "1" этот элемент управления переводится в состояние логического "0"), то сигнал логического "0" через элемент И 9 первой переключающей логической ячейки 7 второго столбца матрицы поступает на вторую переключающую логическую ячейку 7. Ранее этой ячейкой в работу по направлению II был 45 подключен резервируемый блок 14, При поступлении сигнала логического "0" на вход данной ячейки на выходе ее элемента И-НЕ 8 появляется сигнал лоФ гичесхой "1", отключающий с помощью коммутатора б резервируемый блок 14 из работы по направлению II, При этом сигнал логической "1" (" Блок испра- . вен") от элемента 4 контроля резерВНруеМого блока 14 проходит через элемент И 10 этой переключающей логической ячейки 7 на вход элемента И-НЕ

8 следующей переключающей логической ячейки 7 второй строки матрицы. Если последукщее третье направление (элементы которого не показаны) требует включения блока, то высвободившийся резервируемый блок 14 устройством управления будет автоматически включен в работу по этому направлению.

Формула и з о б р е т е н и л

Устройство управления переключениемм резерва, содержащее элементы управления переключением резервируемых блоков, элементы контроля резервируемых блоков, коммутатор и матрицу переключающих логических ячеек, с числом столбцов, равным числу элементов управления подключением резервируемых блоков, и числом строк, равным числу элементов контроля резервируемых блоков, каждая переключающая логическая ячейка матрицы содержит первый и второй элементы И, элемент И-HE выход которого соединен с соответствующим управляющим входом коммутатора и первыми входами первого и второго элементов И, выход i-ro элемента управления подключением блоков соединен с первым входом элемента И-НЕ и вторым входом первого элемента И логической ячейки первой строки i-столбца матрицы переключающих логических ячеек, выход i-го элемента контроля резервируемых блоков соединен с вторым входом элемента И-.НЕ и вторым Вкодом второго элемента И логической ячейки первого столбца строки матрицы, выход первого элементаИ логической ячейки соединен с первым входом элемента И-НЕ следующей переключающей логической ячейки тоro же столбца матрицы, а выход второго элемента И логической ячейки соединен с вторым входом элемента И-НЕ следующей логической ячейки той же строки, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в нем каждая переключающая логическая ячейка матрицы содержит третий и четвертый элементы И, первые входы которых соед нены с выходом элемента И-НЕ той же логической ячейки, выход третьего элемента И логической ячейки соединен с третьим входом элемен-.а И-НЕ и вторым входом третьего элемента И предыдущей переключающей логической ячейки того же столбца матри цы, а выход четвертого элемента И пе10

1617675

Составитель Н. Парамонов

Техред Л.Олийнык Корректор С.Черни

Редактор А. Маковская

Заказ 4131 Тираж 679 Подписное

ВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óèãoðîä, ул. Гагарина, 101 реключающей логической ячейки соединен с четвертым входом элемента И-:Е и вторым входом четвертого элемента

И предыдущей переключающей логической ячейки той же строки матрицы переключающих логических ячеек.