Устройство для управления запуском программ

Устройство для управления запуском программ

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (У1) С 06 Р 9/46

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4640048/24 (22) 19,01.89 . (46) 15.01.91. Бюл. Ь"- 2 (72) Г.Н. Гарус, А.И. Квасов, А,В. Луговец, А,В. Мурин и С,В, Назаров (53) 681.325(088,8) (56) Авторское свидетельство СССР

Н - 468240, л . G 06 Г 9/00, 1973.

Авторское свидетельство СССР

Ф 645159, кл. G 06 F 9/46, 1976. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЗАПУС"

КОИ ПРОГРАММ . (57) Изобретение относится к вычислительной технике и может быть использовано в мультипроцессорных вычислительных системах длs= упратгления -апуском пакетов проI ð,II", I, с оста влс.нных из независимых заданий пользователл:.

Цель изобретения — рас",.жренн.".. Обласчч применения за счет учета времени решения пакета программ,, Устройство содержит блОк " управления > генератогГ

1 импульсов, блоки 7 анализа, ньцсодной регистр 9, блоки 8 выбора заячс-к, элемент 4 задержки, элементы П 3 и ИЛИ 5 б. В устройстве учитывается не только приори-ет программы. ;.о и время ее выполнения, тем ":IIIüï .. снижается простой процессоррв и сокрага-IoTcII затраты на Опла т1 ма!линн ОГО вр емени. 1 з.п. ф-лы, 5 ил.

1621031

Изобретение относится к вычислительной технике и может быть использовано в мультипроцессорных вычислительных системах (ИВС) для управления запуском пакетов программ, составленных из независимых заданий пользователей.

Целью изобретения является расширение области применения устройства 10 за счет учета времени решения пакета программ.

На фиг. 1 приведена структурная схема устройства для управления запуском программ, на фиг. 2 — схема 15 ,блока управления; на фиг. 3 — схема блока. анализа; на фиг. 4 — схема логического блока; на фиг. 5 — схема узла анализа приоритета.

Устройство содержит генератор 1 20 импульсов, блок 2 управления, элемент

И 3, элемент 4 задержки, элемент

ИЛИ 5, элемент ИЛИ 6, блоки 7 анализа, логические блоки 8, выходной ре.гистр 9, группу выходов 10 устрой- 25 ства группу KopoBb1_#_ BxQgoB 1 1 ройства, информационные входы 12 устройства, вход 13 сброса устройства, вход 14 запуска устройства.

Блок 2 управления содержит группу 30 блоков элементов И 15, элемент И 16, элемент ИЛИ 17, элемент HE 18, группу элементов И 19,. группу элементов

ИЛИ.20, дешифратор 21, счетчик 22, элемент И 23, генератор 24 импульсов, 35 группу выходов 25, входы 26-28, выход 29, группу входов 30, выход 31.

Блок 7 анализа содержит элемент

И 32, группу элементов И 33, группу узлов 34 анализа приоритета, элемент 40

ИЛИ 35, группу элементов НЕ 36, группу элементов И 37, входы 38-43, выходы 44, 45.

Логический блок содержит регистР 45

46 приоритета, группу блоков элементов И 47, счетчик 48, элемент HE 49, элемент И 50, элемент НЕ 51, элемент

ИЛИ 52, вход 53, выход 54, входы 5558, выход 59.

Узел 34 анализа приоритета содержит триггер 60, группу счетчиков

61., элемент ИЛИ 62, группу входов

63, первый выход 64, группу входов

65, вход 66, вход 67, выход 68.

Перед началом решения пакета про55 грамм от центрального процессора в .устройство заносится исходная информация, Сигнал, i.oñòóïàþùèé от цент- рального процессора, через вход 12 устройства заносит в регистры 46 логических блоков 8 приоритета групп программ, составляющих реализуемый пакет. Этим же сигналом через входы

42 блоков 7 анализа, входы 63 узлов

34 анализа приоритета триггеры 60 узлов 34 анализа приоритета переводятся в единичное состояние для программ, которые входят в решаемый пакет, а в счетчики 61 заносятся времена решения программ на различных типах процессоров. Регистры 46 приоритета, триггеры 60, счетчики 61 времени составляют регистровую память устройства. перез вход 13 устройства от центрального процессора поступает сигнал низкого уровня, который через входы 57 логических блоков 8 и элементы ИЛИ 52 устанавливает в "0" счетчики 48. В момент полного заполнения отобранного поля регистровой памяти через вход 14 устройства от центрального процессора сигнал высокого уровня поступает на управляющие входы групп блоков 47 для перезаписи информации из регист-. ров 46 в счетчики 48. Устройство готово к работе.

После записи исходной информации на единичном выходе триггеров 60 узлов 34, которые переведены в единичное состояние, устанавливаются высокие потенциалы. Они открывают счетчики 61 для счетных импульсов„

У счетчиков 61 после занесения информации триггеры переполнения находятся в нулевом состоянии, С их единичных выходов на входы элементов ИЛИ 62 подаются низкие потенциалы. Если хотя бы один из триггеров 60 находится в единичном состоянии, то с выхода соответствующего элемента ИЛИ 35 снимается высокий потенциал, который, поступая „через вход 56 соответствующего логического блока 8 на второй вход элемента И 50, открывает его для счетных импул ьсов. В этом случае устройство работает следующим образом.

Освободившийся от вычислительной работы процессор по соответствующему входу 11 посылает запрос о готовности к реализации очередной программы пакета. При этом на одном из входов 30 блока управления, номер которого соответствует номеру запрашивающего процессора, появляется высокий по5

16 тенциал, который поступает на первьгй вход одного из элементов И 19, С генератора 24 иьптульсов через открытый элемент И 23 на счетньпт вход счетчика 22 поступают счетные импульсы. С помощью счетчика 22 и дешидтратора 21 организуется циклический просмотр элементов И 19 на предмет наличия на их первых входах высоких потенциалов. Зто осуществляется путем подачи на вторые входы элементов

И 19 кода, депптфровяннога дешифратором 21, Когда на входах элемента И 19 будут высокие потев!тгтальт (эта свидетельствует о том, что запрашивает процессор с соответствутопптт! номером), на вьгходе этого элемента И 19 паявляется высокий потенциал, который поступает на элемент ИЛИ 7 и далее, инвертируясь элементом ИЕ 18, закрывает для счетных импульсов элемент

И 23. Сигнал низкого уровня через выход 29 блока 2 поступает также на

УпРЯ.влЯEOIIIIIÉ ВХОД Выхацl!01 О Р егттстРЯ

9, разрешая тем самым производить на него запись. Высокий потенциал с выхода элемеита ИЛИ 17 открьптает для счетных импульсов с г енератаря

1 импульсов элемент И 16. Высокий потенциал с вьтделеннога элемента И 1-) поступает также на вход элемента

ИЛИ 20, cÎаTветствутощега типу зяпря— шивающего процессора, С!!гнал Высокого уровня с этога элеметття ИЛИ па соответству!о!пему выходу 31 блока уп— равления через соатветстпу!опптй I3õo;I

4 1 поступает на первые гхадн саатветствутопптх запросившему процессору элементов И 33 бгтака 7 анализа, От— крывая их для прохождеттия сигналов через вторые входы, С выхода 27 блока 2 счетные импульсы ат генератора 1 через открытый на Время cóiEBc TIIOBàния запроса ат процессора элемент 16 и через элемент И 3 поступают ца первьгй вход элементов И 50 и далее (для открьггых элементов И 50) на счетные входы счетчиков 48. Подсчет импульсов в счетчиках продолжается до момента появления сигнала переполнения на вьгходе счетчика, в котором бып записан наибольтпттй приоритет.

По этому сигналу однозначно определяется старшая по приоритетности группа программ. Сигнал переполнения, инвертируемьгй элементам TIE 49, закрывает для счетных импульсов элемент И 50 и элемент И 3, Сигнал

21031

50 переполнения с выхода счетчика 48 поступает также через выход 59 логического блока 8 на второй вход соответствующего элемента И 32 саответст-1 вующего блока 7 аняли.та, открывая этот элемент для счетных импульсов с генератора 1, Счетные импульсн, пройдя элемент ИЛИ 5, элемент И 32 и предварительно откр!.!тыл в выбранной группе элемент И 33, поступают через c00TI3QTcTBQ входы 65 узлов

34 анализа приоритета на счетные входы счетчиков 61, Подсчет импульсов в счетчиках 61 продолжается да момента появления сигнала переполнения на Выходе хотя бы одного счетчика 61, В котором была записана няибалт..шее Вр тття (B группе может находиться нескплька программ с оттинякаш,1м Временем выполнения) . Высокий пптентптяг! с каждого отобранного сче!Ника 61 поступает через злеметтт ИЛИ 62 на второй Вход сааттзетствутоптегп элемента

И 37„Инвертируемый соответс пнукпп!и злемеытпм HF, 36 I!I!HI!!I!i потап!Птял закрывает .элементы И 37 для всех

II0cJIEIIy!EJE!I,Ix у:!дав 34 яиялизя приоритета IIR гтерпт!е Вха.!ы Всех .. гте;!BlттпВ

И 37 чере 3 лиш1ю 4 зядер яки постуTlclEOT ими JTI.Cbl 0 i BIICp зтOp T, .>

ПОМОП11>1О КОТ ОРЬ!Х пС !!I! 0TB!THCТCH OBI!0 значный Bl,!бop ToJl hi!0 одной 1трагряыт!ьт (ilP ОГPETÌÌ! С. МС НЬIШ I",1 IIOMCP ПМ) 1!3 С О

Вак пнас ги прОгрямм) Iтмсы! !Iтх адттн к0130 е мат!сl;мяг! T !1 0 с 13р с IH 131 тпОл не lпi!1, Зто об ее и ечи вы етс я 131!Порот! TBBOãа

Вр емени зад а13жтт!т им!туг!1,с 013 лиlнl елl 4 задержки. которое р 1ВПО сумьтя13 ному времеш. Всех персхадштх п) пцсссав, ITPoIIcõ0)THEE!ETõ ПO От!!lамУ импУльсУ Гене ратара 1 ат м0.кнтя паступлештя егo на первый вход элемента I .11И. 5 да I!o мента появления штзких потеытгттягтав на входах элементов И 37 с Выхoдnв соответствующих элементов !IF, 36„

СИГНял 13 !COIIÎÃО ) р013НЯ С OT06pBIT" ного элемента И 37 пасту!тает на единичный Вход саатBcòcTâólî!EEåãо разряда выходного регистра 9„

Зтат же сигнал через вход 66 соответствующего узла 34 анализа приоритета поступает на нулевой вход триггера 60, сбрасывая его в "0".

Сигнал низкого уровня с еттиттичнаго выхода триггера 60, обн ".!яя счетчики

61 времени и запирая тем самым счет1621031 ные входы этих счетчиков, исключает программу из дальнейшего процесса диспетчирования.

Сигнал высокого уровня с единичного выхода отобранного триггера выходного регистра 9 через элемент

ИЛИ 6 поступает на входы 67 узлов анализа приоритета и далее на реверсивные входы счетчиков 6 1, переводя их в режим вычитания. Сигнал высокого уровня с выхода элемента ИЛИ 6 поступает также на второй вход элемента ИЛИ 5 и далее, распространяясь по цепи прохождения импульсов от генератора 1, поступает на счетные входы счетчиков 61, на которых ранее производилась выборка наиболее приоритетной программы. Из этих счетчиков будет вычтена одна единица, что обеспечивает устранение возможных переполнений в тех счетчиках 61, которые имели код времени, равный коду времени в отобранном счетчике

61 с меньшим номером.

Код, однозначно определяющий наиболее приоритетную программу пакета, с выходов выходного регистра 9 через вход 26 блока 2 управления поступает на информационные входы блоков 15. Через один из открытых блоков 15 (номер этого блока соответствует номеру запрашивающего процессора) этот код поступает по соответствующему выходу 10 устройства в запрашивающий процессор. Получив информацию из устройства, процессор снимает с соответствующего входа 11 свой запрос„. Новый цикл работы начинается при следующем запросе освободившегося процессора.

Как только все программы из выбранной наиболее приоритетной группы будут распределены (все триггеры 60 блоков анализа приоритета в нулевом состоянии), с выхода соот° ветствующего элемента ИЛИ 35 низкий потенциал поступает через вход 56 соответствующего логического блока 8 на вход элемента НЕ 51 и на второй вход элемента И 50, закрывая счетчик 48 приоритета счетных импульсов, Инвертированный сигнал высокого уровня с выхода элемента ИЛИ 52 обнуляет счетчик 48, Этим исключается из дальнейшего процесса распределения групл распределенных программ.

Устройство для управления запуском программ переходит в режим ожидания следующего запроса от освободившегося процессора, Полностью процесс распределения пакета программ по процессорам за-, канчивается переводом всех триггеров

60 узлов анализа приоритета в нулевое состояние, Формула изобретения

1, Устройство для управления запуском программ, содержащее генератор импульсов, два элемента ИЛИ, элемент И, блок управления, выходной регистр, К блоков анализа (где Кмаксимальное число групп программ), К блоков выбора заявок, о т л и ч аю щ е е с я тем, что, с целью расширения области применения за счет учета времени решения пакета программ, в устройство введен элемент задержки, причем выход генератора импульсов соединен с входом блока управления, первый выход которого соединен с первым входом элемента И, с первым входом первого элемента ИЛИ и с входом элемента задержки, выход которого подключен к первым входам всех блоков анализа, вторые входы которых соединены с выходом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента

ИЛИ и с третьими входами блоков анализа, четвертые входы которых соединены с вторым выходом блока управления, первый выход каждого блока анализа соединен с первым входом одноименного блока выбора заявок, первый выход каждого блока выбора заявок подключен к пятому входу одноименного блока анализа, вторые выходы которых соединены с информационными входами выходного регистра, тактовый вход которого соединен с третьим выходом блока управления, группа выходов регистра подключена к входам второго элемента ИЛИ и к первой группе входов блока управления, группа выходов которого является группой выходов устройства, информационные входы устройства соединены с шестыми входами блоков анализа и вторыми входами выбора заявок, третьи входы которых подключены к входу сброса устройства, четвертые входы блоков выбора заявки соеди162) 031

26 гу

28 иены с входом запуска устройства, пятые входы блоков выбора заявок соединены с выходом элемента И, вторые выходы блоков выбора заявок соединены с входами элемента И, группа

Ф кодовых входов устройства соединена с второй группой входов блока управления, 2, Устройство по п. 1, о т л и ч а ю m е е с я тем, что блок управления содержит группу блоков элементов И, два элемента И, элемент

ИЛИ, элемент НЕ, группу элементов И, группу элементов ИЛИ, дешифратор, счетчик, генератор импульсов, причем группа выходов блока соединена с выходами блоков элементов И группы, информационные входы, которых соединены с первой группой входов блока, первый выход которого соединен с выходом первого элемента И, первый вход которого соединен с первым входом блока, второй вход первого элемента

И подключен к входу элемента HF. и к выходу элемента ИЛИ, входы которого соединены с управляющими входами блоков элементов И группы, с выходами элементов И группы и с.входами эле10 ментов ИЛИ, группы выходов которых соединены с вторым выходом блока управления, третий выход блока соединен с выходом элемента НЕ и с первым входом второго элемента И, второй

15 вход которого соединен с выходом генератора импульсов, выход второго элемента И соединен со с етным входом счетчика, выходы которого соединены с входами дешифратора, выходы которого

2О соединены с первыми входами элементов

И группы, вторые входы которых соединены с второй группой входов блока.

1621031

5б 51 58 риа.4

162103 2 б8

Редактор А. Иаковская

Заказ 4247 Тиран Подписное

ВНИИПИ Государственного комитета по изобретениям и открмтиям .при ГКНТ СССР

113035, Иоскна, K-35, Рауаскан наб.,- д. 4/5

Производственно-издательский комбинат "Патент", r. Унгород, ул. Гагарина, 101 б4

Н<

Составитель К. Кудряюов

Техред Д.Сердюкова Корректор М. Шаровы