Устройство для сопряжения двух эвм

Устройство для сопряжения двух эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных систем, работающих в реальном масштабе времени. Целью изобретения является повышение быстродействия. Устройство содержит блок памяти, два коммутатора, два регистра входных данных, два регистра выходных данных, два регистра адреса, семь триггеров , два элемента задержки, двенадцать элементов И, восемь элементов ИЛИ. 1 ил.

СОЮЗ СОВЕТСЙИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н) (51)5 С Об Г 13/00

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ. КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н А ВТОРСИОМУ СВИДЕТЕЛЬСТВУ 1 (21) 4632003/24 (22) 04.01.89 (46) 15.01.91. Бюп. Ф 2 (72) В.А.Гриневич, Д.Е.Ефимов, С.В.Исаев и Ю.М.Никитин (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 1156080, кл. G 06 Г 13/00, 1985.

Авторское свидетельство СССР

1Ф 1399750, кл. С 06 Г 13/00, 1988. (54) УСТРОЙСТВО ДПЯ СОПРЯ)1(ЕНИЯ ДВУХ

ЭВМ

Изобретение относится к вычислительной"технике и может быть йспользовано при построении многомашинных систем, работающих в реальном масштабе времени.

Целью- изобретения является повьппение быстродействия устройства.

Па чертеже представлена схема уст" . ройства.

Устройство содержит информационные входы 1, 2, регистры 3, 4 входньм данных, адресные входы 5, б, ° регистры 7, 8 адреса, коммутаторы 9, 10, элементы ШШ 11, 12, входы 13, 14 записи, элементы И 15, 16, триггеры 17, 18, элементы И 19, 20, элементы 21, 22 задержки, входы 23, 24 чтения,. элементы И 25, 26, элементы

ИЛИ 27, 28, элементы И 29-32, триггеры 33-36, элементы И 37, 38, элементы ИЛИ 39-42, выходы 43, 44 ответа, триггер 45, блок 46 памяти, регистры 47, 48 выходньм данных, информационные выходы 49 50.

2 (57) Изобретение относится к вычислительной технике и может быть использовано при построении многомашинньм систем, работающих в реальном масш". табе времени. Целью изобретения является повьппение быстродействия.

Устройство содержит блок памяти, два коммутатора, два регистра входных данных, два регистра выходных данных, два регистра адреса, семь триггеров, два элемента задержки, двенад- . цать .элементов И, восемь элементов

ИЛИ. 1 нл.

Устройство работает следующим образом.

В зависимости от обращений ЭВМ С: устройство имеет несколько режимов работы.

Режим обращения одной ЭВМ.

В начальный момент времени триггеры 17, 18, 33-36 находятся в нулевом состоянии, на единичный и нулевой входы триггера 45 поданы логические "0", а на обоих его выходах при- 4 0. сутствуют "1". Эти сигналы запреща- СР ют обмен информацией как с первой, Q5 так и со второй ЭВМ.

Предположим, осуществляется опе- . рация "Запись" со стороны первой ЭВМ.

При этом на вход 1 помещаются данные, а на вход 5 — адрес, сигнал "Эа-,ф пись" на входе 13 взводит триггеры

t7 и 33 и подается в регистры 3 и 7, в которых фиксируются данные и адрес соответственно. Сигнал с выхода триггера 33 через элемент ИЛИ 41 поступает на выход 43 "Ответ". При его по

1621038 явлении ЭВМ снимает сигналы данных, адреса и записи, при этом триггер 33 сбрасывается и снимает сигнал "Ответ" с выхода 43. На этом участие ЭВМ в операции записи- заканчивается. Дальнейшая передача информации в блок

46 памяти осуществляется под управлением данного устройства следующим образом. 1О

Сигнал с нулевого выхода триггера

17 запрещает повторную запись и чтение до того момента, пока данные, зафиксированные в регистре 3, не будут записаны в блок 46 памяти. Сигнал с единичного выхода триггера 17 через элемент ИЛИ 39 поступает на нулевой вход триггера 45.При этом триггер 45 сбрасывается. и на его единичном выходе устанавливается сиг- 20 нал разрешения передачи данных, адреса и сигнала "Запись" в блок 46 па мяти. При появлении сигнала записи на выходе элемента ИЛИ 27 элемент

21 задержки через время, достаточное 25 для окончания процессов установления в блоке 46 памяти, формирует импульс, который передается на выход элемента И 29 и сбрасывает триггер 17. При этом на выходе элемента ИЛИ.39 появляется низкий уровень и триггер 45 устанавливает на своих выходах высокие уровни, запрещая передачу информации.

При операции чтения сигнал "Чте- 35 ние" поступает на вход 23 и через элемент ИЛИ 11 фиксирует в регистре

7 адрес, подаваемый на. вход 5. Сигнал

"Чтение" проходит через элемент И 37, на другом входе которого присутству- 40 ет высокий уровень, и через элемент

ИЛИ 39 поступает на нулевой вход триггера 45, который при этом сбрасывается. На его единичном выходе устанавливается низкий уровень, которым 45 разрешается передача адреса и сигнала чтения. При появлении сигнала чтения на выходе элемента ИЛИ 28 элемент 22 задержки через время, достаточное для окончания процессов установления в блоке 46 памяти, формирует импульс, который передается на выход элемента И 31 и устанавливает триггер 35, при этом в ре-истре 47 фиксируются данные с выхода

55 блока 46 памяти и на выходе 43 появляется сигнал "Ответ". Кроме того, низкий логический уровень с нулевого выхода триггера 35 через элемент

И 37 и элемент ИЛИ 39 поступает на нулевой вход триггера 45. Устройство готово к следующему циклу обмена с второй ЭВМ.

После появления сигнала "Ответ" на выходе 43 ЭВМ снимает сигнал "Чтение" с входа 23 и триггер 35 сбрасывается. После этого устройство готово к следующему циклу обмена как с первой, так -и с второй ЭВМ.

Аналогично осуществляются операции "Чтение", "Запись" прн обращении второй ЭВМ.

Ре>хим одновременного обращения двух ЭВМ.

В начальный момент времени на выходах триггера 45 присутствуют высокие уровни и ни от одной ЭВМ не может быть обращения к блоку 46 памяти. При одновременном обращении на единичном и нулевом входах триггера 45 появля-. ются высокие уровни, но триггер в силу своих свойств переключается в одно из двух возможных состояний.Допустим для определенности, что на нулевом выходе триггера 45 присутст" вует низкий логический уровень. При этом коммутаторы 9 и 10 открываются со стороны второй ЭВМ, которая производит цикл обмена информацией.

Если первая ЭВМ при этом пытается записать информацию, то она устанавливает данные на входе 1, адрес— на входе 5, подает сигнал "Запись" на вход 13. Поскольку триггер 17 сброыен, то на втором входе элемента

И 15 присутствует высокий логический уровень, и поэтому на его выходе появится сигнал "Запись", которым записываются данные и адрес в регистры

3 и 7, а также взводятся триггеры

17 и 33, с выхода последнего через элемент ИЛИ 41 на выход 43 устройства поступает сигнал "Ответ". При его появлении первая ЭВМ снимает сигналы данных, адреса и записи, при этом триггер 33 сбрасывается и снимает сигнал "Ответ" с выхода 43. Цикл записи закончен. На выходе элемента

ИЛИ 39 присутствует высокий логический уровень, что свидетельствует о запросе со стороны первой ЭВМ.

Ко1 да вторая ЭВМ закончит цикл обмена и сбросит триггер 18 или 36, на выходе элемента ИЛИ 40 появится низкий уровень. При этом на единичном выходе триггера 45 появится низкий логический уровень, который от1038 б возможен следующий гпгкп обмена информацией с любой иэ ЭВ?1.

5 162 кроет коммутаторы 9 и 10 со стороны первой.ЭВ?1, а также элемент И 19, на выходе которого появнчся сигнап за-, писи, которым по адресу в регистре 7 запишутся данные из регистра 3 в блок 46 памяти. Сигналом записи элемент 21 задержки через время, достаточное для записи в блок 46 памяти, через открытый элемент И 29 подает сигнал сброса на триггер 17. После этого на выходе элемента ИЗП1 39 появится низкий логический уровень, Устройство возвращается в исходное состояние.

Теперь рассмотрим операцию "Чтениен первой ЭВП при одновременном обращении.

Первая ЭВ?1 устанавливает адрес на входе 5 и сигнал "Чтение" на входе

23, при этом в регистр 7 адреса записывается адрес, на выходе элемента

И 37 устанавливается высокий логический уровень, который через.эпемент

ИЛИ 39 поступает на нулевой вход триггера 45.

Когда вторая ЭВИ закончит цикл обмена, на выходе элемента ИЛИ 40 по.явится низкий уровень. При этом на единичном выходе триггера 45 появится низхий уровень, который откроет коммутаторы 9 и 10 со стороны первогг ЭВ?1, а также элемент И 25, если закончен цикл записи. Иа выходе эле-мента И 25 возникает сигнал, которым по адресу, записанному в регистр 7, извлекаются данные из блока 46 памяти. Сигналом чтения элемент 22 задержки через время установления данных на выходе блока 46 памяти формирует импульс на выходе открытого элемента И 31, которым взводится триггер

35. Сигналом r. единичного выхода триггера 35 данные из блока 46 памяти фиксируются в регистре 47. Этот же сигнал через элемент ИЛИ 41 поступ,11 пает на выход устройства 43 Ответ

Сигнал с нупевого выхоца триггера

35 устанавливает на выходе элемента

И 37 низкий логический уровень, который через элемент ИЛИ 39 постунаеч на нулевой вход триггера 45. После этого устройство доступно со стороны второй ЭВ?1.

По сигналу "Ответ" с выхода 43 нг, l l первая ЭВ?1: снимает сигнал Чтение после этого сбрасывается триггер 35 и снимается сигнал "Ответ". Теперь

Формул а и з о б р е т е н и я

-Устройство дпя сопряжения двух

ЭВИ, содержащее два регистра вьгходных данных, три триггера, восемь элементов И, шесть элементов ИЛИ, два. элемента задержки, причем информационные выходы первого и второго регистров выходных данных являются выходами устройства для подключенн. ooT»

i ветственно к информационным входам первой и второй ЭВ?1, о т л и ч а— ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены блок памяти два регистра

Э входных данных, два регистра адреса, четыре триггера, два коммутатора,четыре элемента И, два элемента ИЛИ, причем информационные входы первого и второго регистров входных данных являются входалги устройства для подключения соответственно к информационным выходам первой и второй 3ВМ, информационные входы первого и второго регистров адреса являются входа,— ми устройства для подкпюченип соответственно к адресным выходам первой и второй ЭВ?1, первый вход первого элемента И, соединенный с нулевым входом первого триггера, является входом устроиства дпя подключения к выходу записи первой ЭВМ, первый вход первого элемента ИЛИ, соединенньпг с первыми входами второго, третьего элементов 11, с нуленьпл входом второго триггера, является входом устройства для поплкючения к выходу чтения первой ЭВИ, первый вход четвертого элемента И, соединенный с нулевым входом третьего триггера, является входом устрой<..тпа ппя подключения к выходу :записи второй ЭВ?1, первый вход второго элемента ИЛИ, соедин енньн1 с первлнл входами пятого, шестого элементов 11, с нулевым входом четвертого гринго ра, явпяетея

Входом устройстна дпн подключения к выходу чтения второй ЭВИ, выходы третьего и четвертого . пементон ИЛИ являются выходами устройства дпя подключения ОООтветстве!гно к нхОдам o1 вета первой и вгорой ЭВМ, при этом информационные входы первого и второго регистров выходных данных соединены с информационным вьгходом блока па1621038 мяти, информационный и адресный входы которого соединены соответственно с выходами первого и второго коммутаторов,первые и вторые информационные входы которых соединены соот5 ввтственно с информационными выходами первого и второго регистров вход ных данных и первого и второго регистров адреса, выход первого элемента И соединен с входом записи первого регистра входных данных, с вторым, входом первого элемента ИХИ, с единичным входом пятого триггера, с единичным входом первого триггера, единичный выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом записи первого регистра выход.ных данных и с единичным Выходом ВТо 2О рого триггера, нулевой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с первым входом пятого элемента

ИЛИ, выход которого соединен с нуле- 35 вым входом шестого триггера, единичньп1 выход которого соединен с первыми управляюцими входами первого,второго коммутаторов, с первым входом седьмого элемента И и с вторым входом ЗО второго элемента И, третий вход которого соединен с вторым входом первого элемента И и с нулевым выходом пятого триггера, нулевой вход которого соединен с выходом восьмого эле35 мента И, первый вход которого соединен с первым входом шестого элемента

ИЛИ и с выходом седьмого элемента И, второй вход которого соединен с единичным выходом пятого триггера и с 4О вторым входом птяого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом записи первого регистра адреса, вьглод второго элемента И соединен с первым входом седьмого элемента ИЛИ и с первым входом девятого элемента И, второй вход которого соединен с первым входом десятого элемента И и с выходом первого элемента задержки, вход которого соединен с выходом седьмого элемента ИЛИ и с вхо дом чтения блока памяти, вход записи которого соединен с выходом шестого элемента ИЛИ и с входом второго элемента задержки, выход которого соединен с вторым входом восьмого элемента И и с первым входом одиннадцатого элемента И, второй вход которого соединен с вторым входом шестого элемента ИЛИ и с выходом двенадцатого элемента И, первый вход которого соединен с вторымн управляюшими входами первого, второгс коммутаторов, с нулевым выходом шестого триггера и с вторым входом пятого элемента И, третий вход которого соединен с нулевым выходом седьмого триггера и с вторым входом четвертого элемента И, выход которого соединен с входом записи второго регистра входных данных, с вторым входом второго элемента ИЛИ, с единичным входом третьего триггера, с единичным входом седьмого триггера, единичный выход которого соединен с вторым входом двенадцатого элемента И и с первым входом восьмого элемента ИЛИ, выход которого соединен с единичным входом шестого триггера, второй вход восьмого элемента ИЛИ соединен с выходом шестого элемента И, второй вход которого соединен с нулевым выходом четвертого триггера, единичный выход которого соединен с входом записи второго регистра выходных данных и с первым входом четвертого элемента

ИЛИ, второй вход которого соединен с единичным выходом третьего триггера; выходы девятого, десятого и одиннадцатого элементов И соединены соответственно с единичными входами второго, четвертого триггеров и с нулевым входом седьмого триггера, выход пятого элемента И соединен с вторыми входами седьмого элемента ИЛИ и десятого элемента И, выход второго элемента ИЛИ соединен с входом записи второго .регистра адреса.

1б21038

Составитель С.Пестмал

Редактор А.Маковская Техред М.Дидык . Корректор М.Самборская

Заказ 4248 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при -ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент",. г, Ужгород, ул. Гагарина, 101