Устройство для измерения длительности импульсов

Устройство для измерения длительности импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для измерения длительности двухполярь;.г: периодических импульсных сигналов. Целью изобретения является повышение точности при измерении длительности симметричных биполярных импульсов в условиях помех. Устройство содержит фазовый детектор 1, фильтр 2, аналого-цифровой преобразователь 3, вычислительный блок 4, первый 5 и второй 7 формирователи опорных импульсов, цифроаналоговый преобразователь 8, расширитель 9 импульсов, интегратор 10 со сбросом, компаратор 11, кодоуправляемый элемент 6 задержки, содержащий эталонный генератор 23, счетчик 13 импульсов и компаратор 14 кода . 1 з.п. ф-лы, 2 ил. (/)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИН

„„SU„„1622 4

А1

Щ) Г 01 R 29/О, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТНРЫТИЯМ

MPH ГННТ СССР

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4375138/21 (22) 10.02.88 (46) 23.01.91. Бюл. Р 3 (71) Челябинский политехнический институт им. Ленинского комсомола (72) В.С.Жабреев и Д.А.Кундий (53) 621.317(088,8) (56) Авторское свидетельство СССР

Р 542169, кл. С 04 F 10/04, 1977.

Авторское свидетельство СССР

Р 951229, кл. G 04 F 10/04, 1981. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЛИТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к автоматике и контрольно-измерительной технике и монет быть использовано для

2 измерения длительности двухполярь:.с: периодических импульсных сигналов.

Целью изобретения является повьппение точности при измерении длительности симметричных биполярных импульсов в условиях помех, Устройство содержит фаэовьпЪ детектор 1, фильтр 2, аналого-цифровой преобразователь 3, вычислительный блок 4, первьп1 5 и второй

7 формирователи опорных импульсов, цифроаналоговый преобразователь 8, расширитель 9 импульсов, интегратор

1О со сбросом, конпаратор 11, кодоуправляеньп элемент 6 задержки, содержац ш эталонньп генератор 23, счетчик 13 импульсов и компаратор 14 кода 1 з и. ф лы, 2 ил.

1622646

Изобретение относится к автоиати— ке и контрольно-измерительной технике и может быть использовано для измерения длительности двуполярньм пе5 риодических импульсных сигналов °

Цель изобретения — повышение точ-! ности при измерении длительности сим иетричньм биполярных импульсов в условиях помех. 10

На фиг.1 представлена функциональная схема устройства; на фиг.2 — диаграммы, поясняющие его работу (U< импульс на выходе первого формирователя опорных импульсов, Ug — на выходе подстраиваемого генератора, II- - — -на выходе расширителя импульсов, Ug — н» первом и втором входах компаратора, Ug — на выходе компаратора, U< — на выходе второго формиро- 20 вателя опорньм импульсов.

Устройство содержит фазовый детектор 1, *ильтр 2, аналого-цифровой преобразователь (АЦП) 3, вычислительный блок 4,первый формирователь 5 25

/ опорных импульсов, кодоуправляемый элемент 6 задержки,второй формирователь 7 опорных импульсов, цифроаналоговьп преобразователь (ЦАП) 8, расширитель 9 импульсов, интегратор 30

10 со сбросой и коипаратор 11 напряжений. Кодоуправляемый элемент 6 задержки содержит эталонный генератор

12, счетчик 13 импульсов и компаратор

14 кода.

При этом последовательно соединены фазовьп1 детектор 1, фильтр 2, АЦП 3 .и вычислительный блок 4, первый выход которого подключен к второму входу кодоунравляеиого элемента 6 задержки и первому выходу устройства. Выход кодоуправляемого элемента 6 задержки через последовательно соединенные расширитель 9 импульсов, интегратор 10 со бросом, компаратор 11 45 напряжений и сюриирователь 7 опорных импульсов подключен к второму входу фазового детектора 1, к первому входу которого подключен вход устройства и вход 5 формирователя опор50 ных импульсов, выход которого подключен к первому входу кодоуправляемого элемента 6 задержки.

Второй вьмод вычислительного блок а

4 подключен к второму выходу устройст- .

i5 ва и входу ЦЛЛ 8, выход которого подключен к второму входу коипаратора 11 напряжений. В орой вход интегратора

10 соединен с его первым входом. Первый вход компаратора 14 кода является вторыи входои кодоуправляемого элемента 6 задержки, второй вход которого подключен к выходу счетчика

13 импульсов, первый вход которого является первым входом кодоуправляемого элемента 6 задержки, второй вход счетчика 13 импульсов подключен к выходу эталонного генератора 12, при этом выходом кодоуправляеиого элемента 6 задержки является выход

14 коипаратора.

Устройство работает следуюции образом.

Импульсная последовательность, длительность импульсов которой необходимо измерить, поступает на первый вход фазового детектора 1, на второй вход которого поступают задержанные опорные импульсы с выхода формирователя 7 опорных иипульсов.

Предположим, что длительность измеряемого импульса больше времени задержки опорного импульса. В фазовом детекторе осуцествляется определение разности и знака рассогласования путем перемножения импульсов измеряемой последовательности и последовательности опорньм импульсов, а также интегрирования в пределах длительности опорного импульса. При этом на выходе фазового детектора 1 появляется напряжение, пропорциональное плоцади под заштрихованной зоной. Такое усреднение обеспечивает подавление помех в пределах длительности опорного импульса. Полученное напряжение запоминается в фильтре 2 на вре- мя, равное периоду измеряемых импульсов. Выходное напряжение фильтра 2 . поступает на вход АЦП 3 и подвергается преобразованию в параллельный двоичньп код, поступаюций на вход вычислительного блока 4. Последний обеспечивает интегрирование кода,пропорционального разности и знаку рассогласования, Передаточная функция вычислительного блока 4 имеет вид

Ко

H(z) — — -- °

1 — z

При этом вторично осуществляется усреднение помех. Вычислительный блок 4, реализованный в виде полного двоичного сумматора с регистром обратной связи (не показаны) разделяет выходной код, пропорциональньп1 измеряемой длительности, на старшие

16 22846 и младшие разряды, поступаюцие на первьп» и второй выходы вычислительного блока 4. Старшие разряды кода поступают на первый вход компаратора кода 14. Задержка опорного импульса осуцествляется путем подсчета импульсов эталонного генератора

12, импульсы которого поступают на второй вход счетчика 13, при этом подсчет числа импульсов продолжается до момента равенства вьлодного кода счетчика 13 старшим разрядам кода, пропорционального измеряемой длительности. Момент равенства фиксируется компаратором 14 кода, на выходе которого появляется задержанныц опорный импульс (фиг.2, U ).Опорный иипульс расширяется в расширителе 9 (фиг.2, U ) и поступает на оба входа интегратора 10 со сбросом.

По положительному переходу задержанного опорного импульса на выходе интегратора 10 со сбросом появляется линейно воэрастаюцее напряжение, по отрицательному фронту происходит сброс интегратора 10 и напряжение иа его выходе линейно убывает (фиг.2, 4)

Проинтегрированный импульс поступает на первый вход компаратора 11 напряжений, на второй вход которого поступает напряжение с выхода ЦАП 8, пропорциональное младшим разрядам кода, пропорционального измеряемой длительности, поступаюце-о на вход преобразователя 8. Момент равенства напряжений фиксируется компаратором

11 напряжений (фнг.2, U<), выходной импульс которого поступает на вход формирователя 7 опорных импульсов, где его длительность формируется равной длительност»» заднего фронта измеряемого импульса. Таким образом,задержанный опорньп» импульс (фиг.2,U<), время задержки которого равно л»» Ф + л» (2) . Я4м,cT P »»зм, Mh.p ступает на второй вход базового детектора 1, осуцествляюцего выделение разности и знака рассогласования.При этом измеряемый импульс поступает на вход форм»»рователя 5 опорных импульсов, формируюцего опорный импульс, подлежац»»»» задержке, по переднему фронту измеряемого импульса. Импульс с выхода формирователя 5 поступает на первый вход счетчика 13 импульсов, осуцествляя сброс счетчика в нулевое

45 выходом устройства, второй выход устройства подключен к второму выходу вычислительного блока и входу цифроаналогового преобразователя, выход

55 которого подключен к второму входу компаратора напряжений, вход аналого-цифрового преобразователя подключен к выходу Ьильтра, а выход — к вхо. . ду вычислительного блока, второй вход

15 р состояние, чем обеспечивается синхронизация процесса измерения °

Таким образом, при положительной разности рассогласования время задержки опорного импульса должно увеличиться. Если на следуюцем периоде измеряемых импульсов разность рассогласования на станет равной О, то процесс работы устройства повторяется. Если на каком-либо периоде измеряемых импульсов разность рассогласования станет равной О, то операции, производимые в этом случае вычислительным блоком 4, не изменят выхоц- г

-I ного кола, представляюцего результат измерения длительности импульсов входной пос еловательности. Это говорит о том, что задержка опорного импульса точно соответствует длительности измеряемого импульса.

Формула изобретения

1. Устройство для измерения длительности импульсов, содержацее фазовый детектор, выход которого подключен к входу фильтра, и вычислительный блок, о т л и ч а ю ц е е с я тем, что, с целью повышения точности при измерении длительности повторяюцихся симметричных биполярных импульсов в условиях помех, в него введены аналого-цифровой преобразователь, первый формирователь опорных импульсов, цифроаналоговый преобразователь, кодоуправляеиый элемент задержки и последовательно соединенные расширитель импульсов, интегратор со сбросом, компаратор напряжений и второй формирователь опорных импульсов, выход которого подключен к второму входу фазового детектора, первый» вход которого объед»»няет вход устройства и вход первого формирователя опорных. импульсов, выход которого подключен к первому входу ..одоуправляемого элемента задержки, втопой вход которого подключен к первому выходу вычислительного блока, являюцамуся первым

16??84;> интегратора соединен с его первым входом, при этом выход кодоуправляемого элемента задержки подключен к входу раснирителя импульсов. моиг. g

Составитель Л.Стройкова

Редактор H.Яцола Техред JI.Îëèéø»ê Корректор Л.Патай

Заказ 110

Подписное

Тираж

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5!

1 I!

Произволственно-издательский комбинат Патент, г, Ужгород, ул, Гагарина, 101

2. Устройство по и.1, о т л и— ч а ю ц е е с я тем, что кодоуправляемый элемент задержки содержит эталонный генератор, счетчик импульсов и компаратор кода, первый вход которого является вторым входом кодоуправляемого элемента задержки, а второй вход подключен к выходу счетчика импульсов, первый вход которого является первым входом кодоуправляемого элемента задержки, второй вход счетчика импульсов подключен к выходу эталонного генератора, при этом выходом кодоунравляемого элемента задержки является выход компаратора кода.