Селектор импульсных последовательностей

Селектор импульсных последовательностей

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления навигации и радиолокации для выделения им-- пульсов, следующих с интервалом, кратным априорно известной величине. Селектор импульсных последовательностей содержит входную шину 1, выходную шину 2, тактовую шину 3 установочные шины 4 и 24, элемент НЕ 5, блок 6 памяти, элементы И 7, 10, 17, коммутатор 8, счетчики 9, 20 и 21 импульсов, триггеры 11, 14 и 19, регистры 12 и 16 памяти, блоки 13 и 15 сравнения, элементы ИЛИ 18 и 23, дешифратор 22. Уменьшение искажений длительности импульсов на выходной шине повышает точность селекции . 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (зпз Н 03 К /26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ фиг.1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4639945/21 (22) 19.01.89 (46) 23.01.91. Бюл, M 3 (72) А,В.Терентьев, П.Л.Смирнов, Н.СДемешко и Б.А.Винике (53) 621.374.3(088.8) (56) Авторское свидетельство СССР

bh 1311008, кл. Н 03 К 5! 19, 1985.

Авторское свидетельство СССР

N 1529435, кл. Н 03 K 5/26, 1988. (54) СЕЛЕКТОР ИМПУЛЬСКЫХ ПОСЛЕДОВАТЕЛ6НОСТЕЙ (57) Изобретение относится к импульсной технике и может быть использовано в

„, БЦ„„1622934 А1 системах автоматического управления навигации и радиолокации для выделения импульсов, следующих с интервалом, кратным априорно известной величине. Селектор импульсных последовательностей содержит вхсдную шину 1, выходную шину 2, тактовую шину 3 установочные шины 4 и 24, элемент НЕ 5, блок 6 памяти, элементы И 7, 10, 17, коммутатор 8, счетчики 9, 20 и 21 импульсов, триггеры 11, 14 и 19, регистры 12 и 16 памяти, блоки 13 и 15 сравнения, элементы ИЛИ 18 и 23, дешифратор 22, Уменьшение искажений длительности импульсов на выходной шине повышает точность селекции. 2 ил.

1622934

Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления навигации и радиолокации для выделения импульсов, следующих с интервалом, кратным априорно известной величине.

Цель изобретения — повышение точности селекции за счет уменьшения искажений длительности импульсов на выходнои шине, На фиг. 1 показана структурная электрическая схема селектора; на фиг. 2 — временные диаграммы, поясняющие его работу.

Селектор содержит входную шину 1, выходную шину 2, тактовую шину 3, первую установочную шину 4. Тактовая шина 3 соединена с входом элемента НЕ 5, выход которого соединен с входом записи блока 6 памяти. Устройство также cîäåðæèò первый элемент И 7, коммутатор 8, первый счетчик

9 импульсов. Входная шина 1 соединена г, первым входом второго элемента И 10, еь<ход элемента НЕ 5 соединен с С-входо л первого триггера 11, выходы коммутатора 8 поразрядно соединены с информационными входами блока 6 памяти и первого регистра 12 памяти и входами переои группы входов первого блока 13 сравнения, второй выход которого соединен с S-входом второго триггера 14, R-вход которого соединен с вторым выходом второго блока 15 сравнения, входы первой группы входов которого поразрядно соединены с выхода<ли коммутатора 8 и информационными входами второго регистра 1б памяти. Прямой выход триггера 11 соединен с первым входом третьего зле лента И 17, вход записи регистра 12 соединен с выходом первого элемента

ИЛИ 18, входная шина 1 соединена с D-еходом третьего триггера 19, тактовая шина 3 соединена с входом записи счетчика 9 и с входом вычитания второго счетчи: а ":.0 их<пульсов, выход заема которого сое<1и«ен с входом записи этого же счетчика и с суммирующим входом третьего счетчика 21 импульсов, выходы которого поразрядно соединены с входагли дешифратора 22, выход которого соеди«ен с входом управления коммутатора 8 и первыми входами элемента

ИЛИ 18 и второго элемента ИЛИ 23, входы первой группы входов коммутатора 8 образуют вторую установочную ши«у 24, а входы второй групп<я входов поразрядно соединены с выходами счетчика 9, информационные входы которого поразрядно соединены с выходами блока 6 памяти, суммирующий вход — с выходом элемента И 7, первый вход

KoTopoIo соединен с инверсным выходо л триггера 11, а второй вход — с 0-входом

55 тригг<.ря 1". и прямым выходом триггера 19, С-вход, которого соединен с выходом эле"лента НЕ .>, г инверсный выход — с вторым входом элемента И 1 1 выход которого соединен с еычит ающим входом счетчика 9. Выходы ре истра 12 поразрядно соединены с входами второй группы входов блока 13 сравнения, первый выход которого оединен с вторым вхсдом элемента ИЛИ 18, Выход триггера 14 соединен с вторьил входом элемента И 10, выход которого соединен с выходной шиной 2 и входом сброса счетчика

21 Вход за иси регистра 16 соединен с еыходо л элемента ИЛИ 23, а выходы — поразрядно с входами второй группы входое блока 15 сравнения, первый выход которого соединен <торым входом элемента ИЛИ

23. Информацио «<ь<е вход;< счетчика 20 обре: ую. установочную шину 4. а I.I, ходы поразр ),,-<î сг "динень с адоесными ьходами блока б п-<,т.:, На i$!<<1 . цифр>сивые обозначения сигналов соответ<: I.i.þò номеру шины или эле,<ент», н". к втор,<х присутствует данный си «ал.

П i".JIE:дева< е,<ьность работы селектора.

Пер<-.д r<ячз:.ом работы селектора импул .соя ос :<е, вля>отся следующие onepaI<èI<: на ус . овочной шине 4 счстчика 20 выставляет< Г -- кодовая ко<лбинация; на ,.<.тановочно. шине 24 комм татора 8 — исход Ioe чисг,о записываемое в начале цикла в ячейки бло" б памяти: настраиваетгя на заданнсе число M дешифратор 22.

Число Я обычно равно количеству ячеек блока 6 памяти.

Исходная комбинация на уста«оеочной шине 2 1 равна половин<: ма«симальнс<о числа, которое может быть::апи ано B ячейку блока б памяти. Число M обь<чно равно требуеN<îм, количеству циклов опроса яче" < блока 6 пам <ти pf получе«ия з, да«ной вероягности обнарул.ения и гелекции полезных сигна,ое.

В процессе работы уст роиства I

В каждом такте происходит вы <èTàI

"1" от г<редыдущей кодовой комбинации, начиная от уста«овлгнной на шине 4, Б результате на выходе счетчика 20 появляется последовательность кодовых комбинаций, отличаощихся в сторону уменьшения на единицу, Выходы счетчика 20 соединены с адресными входами блока б памяти, состоящего из О R-разрядных ячег:к, Нок;гр oпрашиваеMoA ячей"vl определяеяся кодоной комбинацией на выходе счет <ика 20 Чер..з

О тактов на выходе заема счетчикэ 20 по1622934

1 ".

55 является сигнал обнуления, который поступает на вход записи этого же счетчика, переводя его в исходное состояние, и на счетный вход счетчика 21. В результате начинается следующий цикл оп зocа ячеек блока 6 памяти, а содержимое счетчика 21 увеличивается на единицу.

В дальнейшем последуют следующие циклы опроса, после каждого из которых в счетчике 21 прибавляется единица, В свою очередь, под опоосом ячейки подразумевается перезапись ее т одерх:имого в счетчик

9 под воздействием тактового импульса U3 на вход записи.

Предположим, ч-о на входной шпн. 1 птс;тствуют информационнi,lå имг ульсы О1.

Б этом .лучае на входах счетчика 9 (т 1; — 1) отсутствует воздействие и с каждым тактом

GM отсчит гвает только то, что находится в ячейках блока 6 памяти

Когда счетчик 21 отсчитывает M ц;. лов, на выходе дешифратора 22 появляегся импульс, который воэдейс1вует на элемент

ИЛИ 18, элемент ИЛИ 23 и на вход коммутатора 8, который открь вается для сигнала на шине 24. Исходное число с установочной шины 24 записывается в регистр 12, регистр

16 и с каждым тактом в ячейки блока 6 памяти. Поскольку на R- и 5-входы триггера 14 воздействуют одинаковые сигналы, то егп состояние непредсказуемо и на его прямом выходе сигнал может быть как положительный, так и нулевой, Для защиты от этого отрицательного явления сигнал с прямого выхода триггера 14 к выходной шине 2 подается через элемент

И 10. При отсутствии на входной шине 1 информационных импульсов на выходной шине 2 в fllo50M случае буд=:T нулевой потенциал.

Рассмотрим работу устройства, когда на входную шину 1 поступают информационные импульсы Ul. В этом случае на 0-вход триггера 19 поступает напряжение Ul информационного сигнала, а на С-вход — напряжение Оз с тактовой шины 3 через элемент НЕ 5. Триггер 19 меняет свое состояние только при одновременном появлении или исчезновении положительных напряжений íà D- и С-входах. В результате фоонты импульсов 019 на прямом выходе триггера

19 могут быть несколько смещены lo отношению к Ul (фиг. 2). Напряжение Ullä с прямого выхода триггера 19 подается íà D-вход триггера 11. На С-вход этого триггера подается напряжение с тактовой шины 3 через элемент НЕ 5. Триггер 11 работает аналогично триггеру 19. В ргзультате импульсы

Ull на прЯмом ВЫхвдЕ трИГГЕра 11 сдвигаются по отношению к Ulg на nr пиод тактовых импульсов Оз. Если подать напряжение

l)Ig с прямого выхода триггера 19 на один вход элемента И 7, а напряжение Ull с инверсного выхода триггера 11 нв другой вход элемента И 7, то на его выходе образуется импульсная последовательность Uj, соответствующая передним фронтам инфсрмационных импульсов. Напряжения с инверсного выхода триггера 19 и с прямого выхода триггера 11, поданные на входы элемен- а И 17. образуют на его выходе импуль ную последоватe:ëüíoñòü О17, соответствующую задним фронтам информационных импульсов. Импульсные последовательности Uj u Ul j подаются соот етственно на суммирующий и вычитающий входы счетчика 9.

Таким образом, если во время опроса ячейки блока 6 памяти на входной шине 1 се. KTopH присутствует импульс сигнала, то напряжение Uj, соответствующее переднему фронта импульса, Во второй половине такта увеличивает содержимое счетчика 9, э единицу. Под действием этого же импульса узеличенное на единицу содержимое счетчика 9 переписывается обратно в оправ иваемую . чейку блока 6. Импульсное напряжение Ulj соответствующ е заднему фоонту импульса, Во второй полоьи»е так-.а ум ньш ет содержимое счетчика 9 на единицу и переписывает реэул. тат в опрашиваемую ячейку. Переднему фронту информационного импулboà соответствует одна ячейка, а заднему — другая, Егли интервал между импульсами одного из сигналов на входной шине 1 оказывается кратным периоду опроса ячеек блока 6 памяти, та моменты поступления импульсов

U7 и U)j всегда совпадают с моментами on роса одних и тех же ячеек блока 6 памяти.

Это приводит к тому, что содержимое ячейки, соответствующее моменту поступления переднего (заднего) фронта информационного импульса, увеличивается (уменьшается) гораздо быстрее, чем других ячеек, содержимое которых определяется случайными сигналами и помехами.

Эпюра напряжения Ul; интерпретирует содержимое ячеек, присутствующе . на выходе блока 6 памяти. Максимум нап;,жения

Ов очень близ„о соответствует переднему фронту информационного импульса Ul, а минимум — заднему фронту (фиг. 2).

Во время опроса содержимое каждой ячейки, записанное во время тактового импульса в счетчике 9, поступает из него на входы регистра 12, блока 13 сравнения, регистра 16, блока 15 сравнения. Как только на входе блока 13 появляется число большее, чем записанное ранее в предыдущем цикле

1622934 регистра 12, го на первом выходе блока 13 появляется сигнал записи и код числа с выхода счетчика 9 записывается в регистр 12.

Таким образом, регистр 12 следит за максимальными числами, записываемыми в опрашиваемую ячейку блока 6 памяти, моменты опроса которой соответствуют времени прихода передни фронтов информационных импульсов. Аналогичным образом работают блок 15 и регистр 16, н только по минимальным числам.

В регистр 1б производится запись чис" ла, которое меньше ранее в него записанного - предыдущем цикле, Таким образом, регистр 16 следит за минимальными числами, записываемыми в опрашиваемую ячейку блока Fпамяти,,время опроса которои соответствует в, эмени прихода задних фронтов информационных импульсов.

Работа устройства по выделению нужной импульсной nc:ëåäîâàòåëüíoñòè.

Когда на входную шину 1 поступает информационный импульс, то в момент его появления на суммирующем входе счетчика

9 появляется логическая единица (Ыт). В результате воздействия тактового имп: льса

Нз на вход записи счетчика 9 содержимое ячейки памяти, соответствующее переднему фронту импульса, записывается в него и одновременно появляется на соответствующих входах регистра 12 и блока 13. Поскольку в регистре 12 уже записано это число в предыдущем цикле. то на входах блока 13 оказываются коды равных чисел, Б этом случае на его вто, ом выходе появляется сигнал, который воздействуя на S-вход триггера 14, переводит er в состо. ние. открывающее элемент И 10. Б отрицательный полупериод тактового импульса логическая единица От на суммирующем входе счетчика 9 прибавляется к его содержимому, Код нового числа записывается в блок б памяти и поступает на входы регистра 12 и блока 13.

Поскольку теперь на входе блока 13 число боль;е,, чем в регистре 12, на первом выходе блока 13 сравнения появляется сигнал, который воздействует на вход записи регистра 12. Б результате новый код числа, больший на единицу, г выходе счетчика 9 записывается в ре; лстр 12 и равенство восстанавливается. После окончания тактового периода опроса ячейки с максимальным числом в следующей я ейке уже число меньшее. Равновесие нарушается и сигнал на втором выходе блока 13 исчезает.

На фиг. 2 показана импульсная последовательность Ulj, формируемая HA втором выходе блока 13.

Когда на вхо1ной шине 1 информационный импул.,с начиняет пропадать, то соот

55 ветственно его заднему фронту на вычитающем входе счетчика 9 появляется логическая единица U». В это время воздействием тактового импульса на вход записи счетчика

9 содержимое ячейки памяти, соответствующее заднему фрон Iy импульса, записываетс" в него и одновременно появляется на входах блока 15 и регистра 16. на втором выходе блока 15 формируется сигнал, который, воздействуя на R-вход триггера 14, переводит его в состояние, закрывающее элемент И 10.

Б отрицательный полупериод тактового импульса логическая единица 0» вычитывается иэ содержимого счетчика 9. Затем новое меньшее число записывается в регистр

16. После окончания тактового периода onроса < чейки с минимальным числом следующей ячейки уже число большее. Равновесие между г оком 15 и регистром 16 нарушается и сигнал на выходе блока 15 исчезает. На фи, 2 показана импульсная последователь; ость Ul;, формируемая на втором выходе бг. oI!=I 15.

Передними фронтами импульсных пос,..едовательностеи 0 э и Ui триггер l переводится сс .гояние, соответственно

oTKpblBBlollj8 закрывающее элемент И 10.

ЭПЮРа НапР-;ЕНИЯ 014 На ВЫХОДЕ тРИГГЕРа

14 показана «:а фиг. 2.

На выходе элемента И 10 появляется только полезная импульсная последовательность 0». Г юбые другие случайные сигналы вызывают накопление импульсов, соответствующих их фронтам. более или менее равномерно по всем ячейкам блока 6 памяти, Коды чисел в эгих ячейках никогда

i:е достигают величин, которые записаны в ячейке, соответствующих фронтам полезного импульса, В связи с этим на входах триггера 14 отсутствуег воздействие. Состояние триггера не изменяется, элемент И 10 заперт и на выходной шине 2 случайный имnóëüñ не повторяется.

Импульсы, появляющиеся на выходной шине 2, постоянно обнуляют счетчик 21 и не поэволяюг накопиться в нем числу, равному

M. При отсутствии погззного сигнала на входной шине 1 селектора систематическое обнуление счетчика 21 прекращается и число. накаплиьаемое в нем в результате поступления на его счетный вход сигналов обнуления с выхода счетчика 20, достигает значения M. Б результате Ila выходе дешифратора 22 формируется сигнал начальной установки, который переводит устройство в исходное cocтояние, Б прототипе вероятность искажения селектируемых импульсов со временем растет, так как растет веров гносгь превышения

1622934

10 заданной разницы между уровнем в ячейке памяти блока памяти с максимальным содержимым и уровнем о любой другой ячейке, моменты опроса которой совпадают с полезным сигналом. В предлагаемом устройстве э1а вероятность со временем уменьшается, так как разница л:ежду содержимым ячеек, моменты опроса которых постоянно совпадают с фронтами полезного си нала, и содержимым всех доугих ячеек со временем увеличивается. В результа1е вероятность неправильного спседеления vpaниц полезного сигнала уменьшается. причел, ем вы.ие интенсивность шумов на шине 1 устройства, тем больше преимушества предлагаемого устройства по сравнению с прототипом.

Формула изобретения

Селектор импульсных последовзтел=ностей, содержащий еовыи счетчик импульсов, ход записи vQTopol соединен с входом элеме .тл НЕ, вычитэющим вход-;м второго счетч ка импульсов и тактовой ши ной, суммиру ощий вход — с выходом перво

lo элемента И, а информац»онные входы— поразрядно с выходамь блока памя и. информационные входы которого поразрядно соединены с входами первых групп входов первог; и второ о Ь ыков сравнения. "ход записи — с выходом элемента IF, а адресные входы - поразрядно с выходами второго счетчика импульсов, информацио" ные входы которого образуют первую установочную шину, а вы <од заема соединен с входом записи этого же счетчика импульсов и счетным входом третьего счетчика импульсов, выходы которого поразрядно соединен с входами дешифратора, а вход сброса — с выходной шиной и выходом BTopoão элемента И, первый вход ко-,oporo соединен с входной шиной, о тл ич а ю щи йс я тем, что,с целью повышения точности селекции за счет уменычения искажений длительности импульсов на выходной шине, в него введе5 ны третий элемент И, первый и второй элементы ИЛИ. с первого по третий триггеры. первый и второй регистры памяти, коммутатор и вторая установочная шина, которая образована входами первой группы входов

10 коммутатора, входы второй группы входов котопого поразрядно соединены с выходами первого счетчика импульсов, вход управления — с чь,одом дешифратора и первыми входами первого и второго элементов ИЛИ, 15 8 вы: оды — поразрядно с информационными аходами блока памяти и первого и второго ре1и-.тров па ляти, входы записи которых соединены с выходами соответственно первого и второго элементов ИЛИ, вторые вхо20 ды которых соединены с первыми выходами соотвегс венно первого и второго блоков сравне ия, входы вторых групп ". : пол которых поразрядно соеди; —;ены с выходами соответственно первого

25 и в1ори-о регистров памяти, а вторые выходы — соответственно с S- u R-входами второго триггега. выхсц которого соединен с вторым входе м вт эрого элемента И, l.PÈ×Å -; Г-ВХОЛ П -:РВОгО тР" ГГЕРа СОЕДИНЕН

30 с С-входом третье о т,. -гера и выходом элемента НЕ, инверсны: и прямой выходы— с первыми ехедал и первого и третьего элементов И, вторые входы которых соединеHbl соответственно с инверсным и прямым

35 выходами третьего триггера, 0-вход которого соединен с входной шиной, причем выход третьего элемеHòà И соединен с вычитаощим входом первого счетчика импульсов, Ci-вход первого триггера — с

4Q прямым выходом третьего триггера.

1622934

Составитель С. Будович

Редактор А, Шандор Техред М.Моргентал Корректор С. Векмар

Заказ 114 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб„4/5

Производгтвенно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101