Устройство для сопряжения двух цвм

Устройство для сопряжения двух цвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах для связи ЦВМ. Целью изобретения является повышение быстродействия. Устройство содержит два блока связи, блок сравнения команд, блок задания режимов и буферный регистр. 6 ил.

СОЮЗ COBFTCKVIX

СОЦИЛЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 13/00

ГОСУДЛРСТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4648855/24 (22) 06.02,89 (46) 30,01.91. Бюл. N 4 (71) Специальное проектно-конструкторское и технологическое бюро реле и автоматики (72) И.Ш.Бурман, Н,Н.Ерасова и В.Г.Коэленко (53) 681,3 (088.8) (56) Авторское свидетельство СССР

N. 734661, кл, G 06 F 13/00, 1978.

Авторское свидетельство СССР

N . 1049895, кл, G 06 F 13/00, 1982.

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах для связи ЦВМ.

Целью изобретения является повышение быстродействия.

На фиг.1, 2 приведена блок-схема устройства; на фиг.3 — функциональная схема блока задания режима; на фиг,4 — функциональная схема узла микропрограммного управления; на фиг,5 — граф алгоритма узла микропрограммного управления; на фиг.6— функциональная схема узла буферной памяти.

Устройство содержит(фиг.1, 2) первый и второй блоки 1 и 2 связи, каждый из которых содержит узел 3 приемников, регистр 4 команд, дешифратор 5 команд, регистр 6 адреса, узел 7 сравнения адресов, узел 8 микропрограммного управления, узел 9 передатчиков, регистр 10 байта состояния.

Кроме того, устройство содержит буферный регистр 11, блок 12 сравнения команд, блок

13 задания режимов. входы 14 — 17, выходы 18-21.

„„Я „„1624468 А1 (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ДВУХ ЦВМ (57) Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах для связи ЦВМ, Целью изобретения является повышение быстродействия.

Устройство содержит два блока связи, блок сравнения команд, блок задания режимов и буферный регистр. 6 ил.

Каждый из блоков связи с каналом содержит узел 22 буферной памяти с информационными входами 23 и выходами 24, вторыми 25 и первы ли 26 синхровходами, выходами 27.

Блок задания режимов содержит (фиг,3) узел 28 переключателей и коммутатор 29.

Узел 8 микропрограммного управления (фиг.4) содержит входной мультиплексор 30, постоянную память 31, выходной регистр

32. На фиг.4 показаны также вход 33 сигналов синхронизации и вход 34 начальной установки.

Мультиплексор 30 предназначен для реализации условных переходов. Постоянная память 31 служит для хранения набора микрокоманд. Выходной регистр 32 предназначен для устранения разброса времени выборки различных адресных разрядов постоянной памяти; Информационные входы мультиплексора соединены с входами узла, по которым поступает сигнал перехода иэ одного состояния узла 8 в другое. Выход мультиплексора подключен к младшему адресному входу постоянной памяти 31, на группу адресных входов которой подаются

1624468

1О

25

45

50 сигналы с выходного регистра. Узел 8 реализован в виде микропрограммного автоматэ, граф-алгоритм которого представлен на фиг.5 (для упрощения приведена часть алгоритма, описывающая выполнение операции

"Запись" в режиме "Одна память". Остальные части алгоритма выполняются аналогичным образом, Каждая часть алгоритма может быть выполнена как отдельная микропрограмма), В этой графе в кружках изображен адрес ячейки постоянной памяти, в которой хранится микрокоманда; дугами изображены переходы из одного состояни, в другое; названия сигналов формируются в этих состояниях; переход из одного ссстояния (начало дуги) в другое (стрелка дуги) происходит при наличии этого сигнала.

Узлы 22 буферной памяти (фиг.6) содер>кат память 35, счетчик 36 адреса, регистр 37 количества байтов и узел 38 сравнения.

В режиме "Одна память" устройство работает следуюЩим образом.

Канал ЦВМ (например, первый) выбирает устройство в соответствии с принципами организации ввода-вывода интерфейса ЕС

ЭВМ. При этом адрес от канала по шинам

14 канала через уэеч 3 поступает в узел 7 для сравнения с адресом адаптера, хранимым в регистре 6 адреса. Результат сравнения адр сов выдается в узел B. Если адреса совпадают, из узла 3 адрес адаптера трансл :руется через узел 9 на выход 18 и далее в

:анал, Дешифратор 5 декодирует команду, полученную из канала и хранимую в регистре 4.

Пос е расши, ровки команды первого канала и спределсния режима работы по коду команды или состоянию узла 28 блока

13 устройство осуществляет прием по входу

14 и запис= информации через узел 3 в узел

22 блока 1. При этом узел 8 блока 1 формирует сигнал обнуления, а затем сигналы модификации счетчика 36 и сигналы обращения в память 35, которые поступают на входы управления записью узла 22 блока 1, После окончания приема данных от первого канала (окончание определяется каналом) узел 8 блока 1 формирует сигнал

: аписи в регистр Э7, который поступает на входы управления записью узла 22 блока 1, заносит в регистр 11 команду первого канала, а узел 8 блока 2 формирует и передает во второй канал байт состояния с указателем Внимание". В ответ второй канал вводит команду уточнения состояния, по которой ему передается содержимое регистра

11, т.е. команда первого канала, По содержимому регистра 11 программа второй ЦВМ определяет, какую команду необходимо ввести в устройство и через второй канал вводит ее в устройство. При сравнении команд блоком 12 (сравнению подвергаются поля модификаторов) устройство начинает передавать во второй канал данные из узла

22 блока 1 через узел 9 блока 2. При этом узел 8 блока 2 формирует сигналы обнуления, а затем сигналы модификации счетчика

Эб и сигналы обращения в память 35, которые поступают на вход управления чтением узла 22 блока 1.

При сравнении значения счетчика 36 и регистра 37, что свидетельствует о том, что завершена передача во второй канал данных, принятых от первого канала, на выходе узла 38 сравнения формируется сигнал, поступающий с выхода синхронизации узла 22 блока 1 в узел 8 блока 2, по которому оканчивается выполнение команды во втором канале.

При передаче данных из второго канала первое устройство работает также за исключением того, что данные записываются в узел 22 блока 2, записью в узел 22 управляет узел 8 блока 2, а считыванием — узел 8 блока 1.

В режиме "Две памяти" устройство обеспечивает одновременный прием данных из первого и второго каналов в узлы 22 соответственно блоков 1 и 2 или передачу в первый и второй канал данных из узлов 22 соответственно блоков 2 и 1.

В этом режиме, если оба канала передают данные в устройство одновременно, данные первого канала записываются в узел 22 блока 1, а данные второго канала — в узел 22 блока 2. Затем во второй канал через регистр 11 и узел блока 2 передается байт состояния с указателем "Внимание", после этого в первый канал через регистр 11 и узел

9 блока 2 передается байт состояния с указателем "Внимание", после этого в первый канал через регистр 11 и узел 9 блока 1 передается такой же байт. Программы первой и второй ЦВМ вводят в устройство команды уточнения состояния, определяют необходимые ответные команды и вводят их через первый и второй каналы в устройство.

По этим командам данные иэ узла 22 блока

1 передаются во второй канал, а данные из узла 22 блока 2 — в первый канал. В этом режиме блок 12 не работает и сравнение команд не производится. Узлами 8 по сигналам дешифратора команд 5 производится только анализ направления передачи данных (команда записи или чтения). Собственно процедуры записи и считывания в узлы

22 осуществляются так же, как и в режиме

"Одна память", 1624468

Отличие данного устройства от устройства прототипа заключается в задании режима работы с помощью тумблеров узла переключателей блока 13 задания режимов и значения соответствующих разрядов в формате команды.

Режимы работы устройства задаются блоком 13, В данном устройстве возможны три способа задания режимов, определяемые положением соответствующих тумблеров узла 28, а именно: оперативное управление по командам первого канала (через коммутатор 29 на входы узлов 8 передаются соответствующие разряды регистра команд 4 блока 1 связи с каналом); оперативное управление по командам второго канала (через коммутатор 29 передаются разряды команды, поступившей от второго канала); неоперативное управление (так же, как и в устройстве прототипе — тумблерами узла 28).

Узел 8 микропрограммного управления работает следующим образом.

В исходном состоянии регистры 32 обнулены, а на адресных входах постоянной памяти 31 присутствует нулевой адрес. После сброса сигнала начальной установки по каждому сигналу синхронизации производится анализ сигналов условий, поступающих на входы мультиплексора 30 и переход в очередное состояние, В каждом состоянии узла 8 на адресный вход постоянной памяти

31 подключается одна иэ входных шин узла.

Выбор подключаемой шины производится в поле формата микрокоманды.

Возможный формат микрокоманды имеет вид

АМК АМХ УПР команды;

АМХ вЂ” поле кода адреса подключаемого входа мультиплексора;

УПР— поле выходных сигналов устройства управления.

Если на входной шине присутствует входной сигнал (т.е. лог. "1"), то узел 8 переходит в состояние, в младшем разряде которого присутствует единица. Если на выбранной шине отсутствует входной сигнал (т,е. присутствует лог. "0"), то автомат переходит в состояние, в младшем разряде которого присутствует нуль. Например, пусть поле адресов постоянной памяти 31 представляет комбинацию 0011, поле адреса входного мультиплексора 30 — 0101, Если на пятом входе мультиплексора 30 (соответствующему коду 0101) присутствует входной сигнал (т.е. лог, "1"), то переход

10

55

45 осуществляется по адресу 00111, если входной сигнал отсутствует — по адресу 00110.

Аналогично реализуются все остальные условные переходы.

Дпя формирования выходных сигналов устройства управления используется горизонтальное микропрограммирование, т.е. каждому разряду поля выходных сигналов микрокоманды ставится в соответствие определенный выходной сигнал устройства управления, Формула изобретения

Устройство для сопряжения двух ЦВМ, содержащее блок сравнения команд, блок задания режимов, буферный регистр, два блока связи, каждый иэ которых содержит узел приемников, узел передатчиков, регистр адреса, регистр команд, узел сравнения адресов, дешифратор команд. узел микропрограммного управления, регистр байта состояния, узел буферной памяти, причем информационные входы узлов приемников первого и второго блоков связи являются входами устройства для подключения соответственно к информационным выходам первой и второй ЦВМ, информационные выходы узлов передатчиков первого и второго блоков связи являются выходами устройства для подключения соответственно к информационным входам первой и второй ЦВМ, первые входы ль, ического условия и первые выходы узлов микропрограммного управления первого и второго блоков связи являются входами и выходами устройства дпя подключения соответственно к командным выходам и входам первой и второй ЦВМ, при этом информационные выходы регистров команд первого и второго блоков связи соединены соответственно с первыми и вторыми информационными входами блока сравнения команд и блока задания режимов, выход блока сравнения команд соединен с вторыми входами логического условия узлов микропрограммного управления первого и второго блоков связи, первый и второй выходы режима работы блока задания режимов соединены с третьими входами логическОго условия узлов микропрограммного управления первого и второго блоков связи, вторые выходы узлов ми Оопрограммного управления первого и второо блоков связи соединены соответственно с первым и вторым синхровходами буферного регистра, информационный выход которого соединен с первыми информационными входами узлов передатчиков первого и второго блоков связи, информационные выходы узлов приемников первого и второго блоков связи

1624468 соединены соответственно с первым и вторым информационными входами буферного регистра, первые информационные выходы узлов буферной памяти первого и второго блоков связи соединены с вторыми инфор- 5 мационными входами узлов передатчиков второго и первого блоков связи соответственно, первые синхровходы узлов буферной памяти первого и второго блоков связи соединены с третьими выходами узлов микро- 10 программного управления второго и первого блоков связи соответственно, вторые информационные выходы узлов буферной памяти первого и второго блоков связи соединены с четвертыми входами логиче- 15 ского условия узлов микропрограммного управления второго и первого блоков связи соответствия, вход-выход логического условия узла микропрограммного управления первого блока связи соединен с входом-вы- 20 ходом логического условия узла микропрограммного управления второго блока связи, причем в каждом блоке связи информационный выход регистра адреса соединен с первым информационным входом узла 25 сравнения адресов, второй информационный вход которого соединен с третьим информационным входом узла передатчиков, с информационным входом узла буферной памяти, с информационным выходом узла 30 приемников и с информационным входом регистра кома д, информационный выход которого соединен с информационным входом дешифратора команд, выход которого соединен с пятым входом логического условия узла микропрограммного управления, четвертый выход которого соединен с управляющим входом узла сравнения адресов, выход которого соединен с шестым входом логического условия узла микропрограммного управления, пятый выход которого соединен с информационным входом регистра байта состояния, информационный выход которого соединен с четвертым иHôормационным входом узла передатчиков, пятый информационный вход которого соединен с шестым выходом узла микропрограммного управления, седьмой и восьмой выходы которого соединены соответственно с синхровходом регистра команд и вторым синхровходом узла буферной памяти, при этом блок задания режимов содержит узел переключателей, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в блок задания режимов введен коммутатор, при этом первый и второй информационные входы и информационный выход коммутатора являются соответственно первым и вторым информационными входами, первый и ВТорым выходами режима работы блока, причем в блоке задания режимов первый и второй выходы узла переключателей соединены соответственно с третьим информационным входом и управляющим входом коммутатора.

1624468

ФОг. 2

ОР Р20СПЦ 305 4

DirW0l fu2

E уолпол 8

ЮлакИ 1и2

1624468

1624468

1624468

Составитель С.Пестмал

Техред М.Моргентал

Редактор А.Долинич

Корректор Л.Патай

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 191 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5