Цифровой синтезатор сигналов

Цифровой синтезатор сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение быстродействия и обеспечение внутриимпульсной манипуляции фазой формируемых линейночастотно-модулированных сигналов. Цифровой синтезатор сигналов содержит первый накопитель 1, формирователи 1 у равляющих сигналов, второй накопитель 3, комбинационный сумматор 4, регистр 5 памяти , блок 6 памяти, цис| p03H-innrri uii - обраэователь (ЦАП) 7. полосовой Я Формирователь 2 состоит из генератора гм пульсов, двоичного с1 ет1П Кэ, пс-рв го f r памяти, первого коммутатора, второго см мутатора и второго блока памя ги. На выхода первого накопителя 1 формируются кы приращений фазы формируемых за один такт работы устройства. Н/ вихпде второго накопителя 3 формируются кодп фазы синтезируемого сигнала вдиг; речные моменты времени. Результирующий когд фазы фиксируется в регистре 5 и поступает на входы блока 6 памяти, где хранится преобразования в функцию синуга. амплитудных выборок преобразуют п ЦАП 7 в аналоговую величину 1 зп ли, 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧ Е СКИХ

РЕСПУБЛИК (5!)s Н 03 В 19/00

ГОС УДАР СТ В Е ННЫ И КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗО6РЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1

)ЬЭ с

| (21) 4445186/09 (22) 20.06.88 (46) 07,02.91. Бюл, М 5 (72) Н.Г.Батурин, Л.В.Бондарь, Н.В.Горшков и Ю.М.Романов (53) 621,373.42(088. 8) (56) Кочемасов В,Н. и др, Формирование сигналов с линейной частотной модуляцией.—

M,: Радио и связь, 1983, с. 55-58.

Алешин В.Г. и др, Конспект лекций по курсу Радиопередгющие устройства. Синтезаторы частоты. — M. Московский энергетический ин-т, 1978, с. 34 — 37. (54) ЦИФРОВОЙ СИНТЕЗАТОР СИГНАЛОВ (57) Изобретение относится к радиотехнике.

Цель изобретения — повышение быстродействия и обеспечение внутриимпульсной манипуляции фазой формируемых линейночастотно-модулированных сигналов. Цифровой синтезатор сигналов содержит

„.,SU 1б2б314 А1 первый накопитель 1, формирователь 3 у;равляющих сигналов, второй накопител 3, комбинационный сумматор 4, регистр 5 памяти, блок 6 памяти, цифроанало ои. и 0".— обраэователь (ЦАП) 7. полосовой фйль..р Я

Формирователь 2 сос1оит из ге ератора г;. пульсов, двоичного с:ет.йка, перв го б Го памяти, первого vоммутатора, второго .гм мутатора и второго блока памяти. На выходе первого накопителя 1 фогмируются к

ПРИРаЩЕНИй фаЗЫ ФОРМИРУЕМЫХ СпгН-. 109 за один такт работы устройства. I-I, выходе второго накопителя 3 формируются код фазы синтезируемого сигнала в ди",:ê:.ðå н ые моменты времени. Результирующий ro.g фазы фиксируется в регистре 5 и поступает!!a входы блока 6 памяти, где хранится т: Гли Гэ преобразования в функцию синуса. K:.ë, амплитудных выборок преобразуютс.". л

ЦАП 7 в аналоговую B.=ëè!è!!ó. 1 з,п. ф- i!

2 ил.

1626314

Изобретение относится к радиотехнике и может быть «спольэовано в приемопередающих устройствах.

Цел!но изобретания является погыш=.ние быстродействия и обеспечение внутриимпульг <(-.., ман«,пi ляции фазой фОРМИРУГ ЛЫХ

ВаННЫХ С!1г»«ЛОГ

На фИ< . 1 П!(ад! <;((Л, !;-; Г О,! г <Оная злектр<1еска« . ема ((ифp

Цkl(f)Pot)ovl Синтеза г()р Cèl Н! iаг СОДаржит первый <<акопитель 7, форм(роваталь 2 управля<о<ци.; -.li!! ало<, (! Го()п(1 t!0Koiil1Tpль

3, К(3(Лб)<1<<; I)l)Ot!!<в!!3 Су; (< !()

8, при этом фор "иг<г<г(<таль 2 состоит иэ ! BHPPRTOP3< !((1(I (, г,,; г<ВО<Л IIIO(г) С IPTЧИ..

KB 10, Г<аf)!,0(<< !<(i<;i . 0((IK1 i < <1 паl)I, < ( коммутат;.oa I ), втор«(с< t 0;,(,yT)тг)ра !3 и второго 0ji()K(j 14 flr3!1)l Ги

Цифровой си<;ез тор сигналов работает след) ющим образс)(л<.

Цифровой синтезатор сигналов предназначе(<,f,", o J Jt ь с 0 B.

ПОИ ЭТОМ ГC. (

И фаЗОВО(3 <1,<<<:П(inя<<ИИ OT )1МГ<ул<(С,! I; ИМ. пульсу, упра; )сн 1. Пара(латрал1и сигнала!.

И СИНХРО! !!та il;! ! !)P )ПТ! I ОС(<<

Го заклю Ja«< cf,;-.лук)шем.

Генератор 9 фоомируат посладовате, которыс поступают f

Группа из k младших раэрядог двоичного сче (чик-.! 10 является неэадейстг<ованной.

Сладующ,<я группа из I cpPp ill разрядов (группа на <инается с k -t 7 разряда и заканчивается k - i разр. дом) О )pазует второй выход J)oov«t!Ofn с летчика 10 ", подключена к первому входу (вход а„ есации) второго бл ка 14 г амати. Сманэ информации на вто)<ол1 выходQ дгпично! О счетчика ,k.

10 Ocylup< "ля!. ((. i:„ <::; T(,To<,I f = f(/2 или

55 через интервалы времени <2 >

Т = 1/ff -- период синхронизирующих импульсов на выходе генератора 9. Во втором блоке 11 памяти записаны коды фазового сдвига (манипуляции) и соответственно ин-!

<Ог<л)ация на его выходах меняется с частотой („ или через интервалы времени т2 .

В<ходЫ OTOpOIO бЛОКа 14 ПаМятИ яВЛяЮтСя выходом кода фазового сдвига и соответственно образу<от пятый выход формирователя 2.

Третьим вь<ходом двоичного счетчика 10 является вь<ход (1+ 1 + 1) разряда. На выходе данного разряда формируется меандровое

t:oëåáàHèå с часто ой fg =- f(/2(+ < и периодом гз = Т . 1 ретий вь,ход двоич(k < 1!

ЙОГО счетчи ка 10 подкл ючен K BTopblM (упрэвляющим) входам первого и второго коммутаторов 12 и 13, э также является четвертым (установочным в исходное состояние) выходным формирователя 2. При этом высокий уровень <<апряжения на третьем выходе двоичного счетчика 10 является разрешающим для второго коммутатора 13 и запрещающим для первого коммутатора 12.

В (ломент дейс вия положительного полупериода меандрового сигнала на третьем выходе двоичного счетчика 10 второй комл1утатор 13 открывается и на его выходе формируется пачка синхроимпульсов длиТ(Ji<, i(,C (-,Ю г! =тз,2 =Т Ы " ) . (1)

Выход второго коммутатора 13 является третьи(л выходом (выходом синхронизации) формирователя 2.

Группа иэ q старших разрядов двоичного счетчика 10 образует его первый выход, который подключен к входу адресации первого блока 11 памяти. Смена информации на первом выходе двоичного счетчика 10 осуществляется с частотой fg = f)/2(+ ) или через интервал времени тз = Т 2 ), В первом блоке 11 памяти записаны двоичные коды, определяющие параметры частотной (<(<дуляции формируамых сигналов, Выходы первого блока 17 памяти разбиты на три группы, которые образуют три его выхода.

Первый выход первого блока 1 памяти подключен к входу первого коммутатора 12, выход которого яг»яется вторым выходом формирователя 2. В момент действия отрицательного полупериода леандрового сигнала (tg — Ы) на третьем выходе двоичного счетчика 10 первый коммутатор 12 открывается и на его выходе формируется двоичный код начальной частоты формируемого сигнала, Второй выход первого блока 11 памяти подключен к управляющему входу второго блока 14 памяти (вход выбора кри1626314 сталла). В зависимости от уровня сигнала на данном входе на выходе второго блока 14 памяти формируется либо нулевой код, либо код фазового сдвига, считанный из ячеек памяти. Третий выход первого блока 11 памяти является первым выходом формирователя 2. На данном выходе формируется двоичный код скорости частотной модуляции формируемого сигнала, Таким образом, в процессе работы формирователя 2 на его четвертом выходе формируются меандровые пряMîугольные импульсы с частотой fg = fT/2 и перио() - -(- ) (k+i+1) дом тз = Т 2, которые определяют длительность, период и скважность формируемых сигналов. На третьем выходе формирователя 2 линейно-частотно-модулированных сигналов формируется пачка синхроимпульсов. На втором выходе формирователя 2 в интервалах между линейно-частотно-модулированными фазоманипулированными сигналами формируется двоичный код начальной частоты последующего сигнала. На первом выходе формирователя 2 сигналов формируется двоичный код о скорости частотной модуляции формируемых сигналов. На пятом выходе формирователя 2 формируется набор двоичных кодов фазового сдвига. Длительность элементарной дискреты линейно-частотно-модулированного фазо - манипулированного сигнала определяется числом незадействованных разрядов двоичного счетчика 10, Число дискрет в сигнале определяется числом k разрядов двоичного счетчика 10, которые используются для адресации второго блока 14 памяти. Число формируемых различных сигналов определяется числом q старших разрядов двоичного счетчика 10, которые используются для адресации первого блока 11 памяти.

В исходном состоянии на третьем выходе двоичного счетчика 10 присутствует низкий уровень напряжения. На выходах формирователя 2 формируются следующие сигналы, С первого выхода формирователя

2 на вход первого накопителя 1 поступает код скорости частотной модуляции К и., который определяется согласно выражению

К д —, (2)

Т где fT — значение тактовой частоты;

Д вЂ” значение скорости частотной модуляции формируемого сигнала;

N = 2" — емкость накопителя 1 разрядности п.

С второго выхода формирователя 2 на установочный вход накопителя 1 поступает код начальной частоты К д„, который определяется согласно выражению

Кол<) = — )- †. в, N (3)

fT где а)„— значение начальной частоты формируемого сигнала, Укаэанный код в исходном состоянии записывается в регистр первого накопителя . С третьего выхода формирователя 2 на синхронизирующие входы элементов поступает постоянный уровень сигнала, т.е. синхросигналы отсутствуют. С четвертого выхода формирователя 2 на установочные входы второго накопителя 3 и регистра 5 поступает низкий уровень напряжения, под воздействием которого второй накопитель 3 и регистр 5 устанавливаются в нулевые состояния, С пятого выхода формирователя 2 на второй вход комбинационного сумматора 4 поступает код фазового сдвига Kpi, который определяется согласно выражению

Kp = ——

Ap) N (4)

2 7т где Лр — величина фазового сдвига (фазовой манипуляции).

Процесс формирования выходных линейно-частотно-модулированных фазоманипулированных сигналов нач«наетгя в момент установления на третьем выходе двоичного счетчика 10 высоко о уровня напряжения, При этом на выходах форм«рователя 2 формируются следующие c«i налы. С первого выхода формирователя 2 на вход первого накопителя 1 поступает код скорости частотной модуляции К а. Высокий

1 ) уровень напряжения на третьем выходе двоичного счетчика 10 приводит к тому, что второй коммутатор 13 открывается, э первый коммутатор 12 закрывается. В соответствии с этим с второго и четвертого выходов формирователя 2 прекращается пос упление соответственно кода начальной частоты

Кгц,) и сигнала начальной установки, а на третьем выходе формирователя 2 формируется последовательность синхронизирую ющих тактовых импульсов с частотой

Указанные синхронизирующие импульсы с третьего выхода формирователя 2 поступают на входы синхронизации первого и второго накопителей 1 и 3, регистра 5 и ЦАП 7, С пятого выхода формирователя 2 на второй вход комбинационного сумматора 4 поступает код фазового сдвига К д

С началом поступления синхронизирующих импульсов в первом накопителе 1 осуществляется суммирование кодов скорости частотной модуляции К л., т.е. к предвариЙ тельно записанному коду начальной частоты Кгд„) после каждого синхронизирующего импульса добавляется код К л., Содержи-

1626314 (5) мое первого накопителя 1 для г-го такта работы устройства определяется соотношением Кн к1 (r) = KuI„+ K p, r =

= Кгд„; +,> К р г =1 где К„;,„1 (г) — г ыходной код первого накопителя 1 в за .1симости от такта работы устройства. Таким образом, на выходе первого накопителя 1 формируются коды приращений фазы формируемых сигналов эа один такт работы устройства. Указанные коды поступа|от на вход второго накопителя

3, где осущесггляется их суммирование. На выходе второго накопителя 3 формируются коды фазы синтезируемого сигнала в дискретные моменты времени, численное значение которых определяется соотношением

R R

i;»„(r) =-y (К„„,, + К .)— г =1 r =1

При згыл второе слагаемое в правой части выражения (б) реализуется автоматически путем переполнения второго накопителя 3, емкость которого эквивалента 2 л, Таким образом на выходе второго накопителя 3 формируется последовательность кодов фазы, численные значения которых изменяются в соответствии с законом полинома второй степени, что соответствует синтезу линейно-частотно-модулированного сигнала. В комбинационном сумматоре 4 выходныг коды второго накопителя 3 суммируются с кодом фазового сдвига КЬр, который поступает с пятого выхода формирователя 2. B течение длительности формируемого сигнала код фазового сдвига КДр на пятом выходе формирователя 2 несколько раз изменяется. Количество манипуляций фазы и элементарных частей в формируемом сигнале определяется числом двоичных разрядов i, которые используются для адресации второго блока 14 памяти в формирователе 2. Таким образом, на выходе комбинационного сумматора 4 формируется последовательность кодов фазы, которая соответствует закону изменения фазы сложного линейно-частотно-модулированного фазоманипулированного сигнала и описывается выражением

R P(r) = ZÜ (I+ 3 К Р)+ г=1 r — — 1

1 R

g ф Ir1 ко — N en — ((д„+

I=О Ng(1

+ 2. < pI 2 М Irr) Мул)}, (г) где 1 1 (r) — кодообразующая последовательность.

Результирующий код фазы Кгр (r) формируемого сигнала фиксируется синхронизирующими импульсами в регистре 5, Сформированные коды фазы Kp(r) формируемого сигнала с выхода регистра 5 поступают на входы адресации блока б памяти, в котором записана таблица преобразования, соответствующая функции синуса. Таким образом в блоке 6 памяти осуществляется преобразование фаза-синус и на его выходе формируются коды амплитудных выборок синтезируамого линейно-частотномодулированного фазоманипулированного сигнала. Указанные коды поступают на вход

ЦАП 7, где преобразуются в соответствующую аналоговую вели ину. В результате этого на выходе ЦАП 7 формируется дискретный сигнал. Переход от дискретного к непрерывному сигналу осуществляется с помощью полосового фильтра 8, полоса пропускания которого согласована с полосой частот формируемого сигнала.

Процесс формирования линейно-частотно-модулированного фазоманипулированного сигнала заканчивается в момент установления на третьем выходе двоичного счетчика 10 низкого уровня напряжения.

При этом содержимое старших q разрядов двоичного счетчика 10 изменяется на единицу и GOQTBB I ственно изменяется код адресации первого блока 11 памяти. Последнее приводит к тому, что на первом и втором выходах формирователя 2 формируются новые коды скорости частотной модуляции

К л. и начальной частоты Кгг1„1 последующе-! го формируемого сигнала. Далее процесс установки цифрового синтезатора сигналов в исходное состояние и формирования выходного сигнала аналогичен описанному.

Можно формировать линейно-частотно-модулированные сигналы без внутриимпульсной фазовой манипуляции. Это достигается в том случае, если с второго выхода первого блока 11 памяти на управляющий вход второго блока 14 памяти поступает запрещающий сигнал, под действием которого в течение всей длительности линейно-частот1626314

10 но-модулированного сигнала на выходах второго блока 11 памяти формируется нулевой код фазового сдвига.

Таким образом, цифровой синтезатор 5 сигналов обладает широкими функциональными воэможностями и позволяет осуществлять внутриимпульсную фазовую манипуляцию в формируемом сигнале. Кроме того, цифровой синтезатор сигналов об- 10 ладает быстродействием, так как реализована минимальная по аппаратурным затратам структура вычислителя кодов фазы формируемого линейно-частотно-модулированного сигнала. В данном случае 15 вычислитель кодов фазы состоит из двух последовательно включенных первого и второго накопителей 1 и 3, синхронизация которых осуществляется одновременно от одного формирователя 2, т.е. при вычисле- 20 нии кодов фазы формируемого сигнала, преобразования кодов фазы в коды амплитуды и цифроаналоговым преобразовании используется "конвейерный" метод вычислений. Повышение быстродействия 25 устройства достигается путем соответствующего разделения необходимых вычислительных операций по различным тактам работы устройства. Например, если передним фронтом очередного синхронизирую- 30 щего импульса в регистр ЦАП 7 записывается код амплитуды для момента времени lf. то этим же синхроимпульсом в регистр 5 записывается код фазы сигнала для момента времени (tr+ Т), в регистр вто- 35 рого накопителя 3 записывается код фазы формируемою сигнала для момента времени (тг+ 2Т), а в регистр первого накопителя

1 записывается код приращения фазы формируемого сигнала для момен га времени 40 (tr + ЗТ).

Использование "конвейерного" метода вычислений позволяет добиться максимального быстродействия устройства в целом. 45

Минимальный период импульсов синхронизации в данном случае определяется максимальным временем выполнения одной иэ необходимых операций. В предлагаемом устройстве наибольшее время необходимо 50 для выполнения операции суммирования в первом или втором накопителях 1 и 3, разрядность которых не менее двадцати двоичных разрядов, Поэтому минимальное значение периода синхронизирующих им- 55 пульсов предлагаемого устройства определяется соотношением (8) где ten — время выполнения операции сложения в накапливающем сумматоре (накопителе); — время сложения в комбинационном сумматоре;

Ь вЂ” время задержки в буферном регистре, входящем в состав первого или второго накопителя 1.3.

Формула изобретения

1. Цифровой синтезатор сигналов, содержащий последовательно соединенные первый накопитель и второй накопитель, последовательно соединенные блок памяти, цифроаналоговый преобразователь и полосовой фильтр, отличающийся тем, что, с целью повышения быстродействия и обеспечения внутриимпульсной манипуляции фазой формируемых линеино-частотномодулированных сигналов, введен формирователь управляющих сигналов. а между выходом второго накопителя и входом блока памяти введены последовательно соединенные комбинационный сумматор и регистр памяти, первый и второй выходы формирователя управляющих сигналов подключены соответственно к первому и второму входам первого накопителя, вход синхронизации которого обьединен с входами синхронизации второго накопителя, регистра памяти и цифроаналогового преобразователя и подключен к третьему выходу формирователя управляющих сигналов, четвертый выход которого соединен с установочным входом второго Ha>:îïèòåëÿ и с установочным входом регистра памяти, а второй вход комбинационного сумматора подключен к пятому выходу формирователя управляющих сигналов.

2, Синтезатор по и. 1. о тл и ч а ю щи йс я тем, что формирователь управляющих сигналов содержит последовательно соединенные генератор импульсов, двоичный счетчик, первый блок памяти и первый коммутатор, второй коммутатор, первый вход которого подключен к выходу генератора импульсов, второй блок памяти, первый и второй входы которого соединены соответственно с вторым выходом двоичного счетчика и вторым выходом первого блока памяти, второй вход первого коммутатора объединен с вторым входом второго коммутатора и подключен к третьему выходу двоичного счетчика, третий выход первого блока памяти, выход первого коммутатора, выход второго коммутатора, третий выход двоичного счетчика и выход второго блока памяти являются соответственно первым, вторым, третьим, четвертым и пятым выходами формирователя управляющих сигналов.

1626314

Составитель Ю.Ковалев

Техред M.Mîðãåíòàë Корректор Н.Король

Редактор С.Пекарь

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 282 Тираж 446 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5