Устройство для формирования импульсных последовательностей

Устройство для формирования импульсных последовательностей

Иллюстрации

Показать все

Реферат

 

Изобрртенис может hi и, .icruni. чч. i,io в устройствах агзтоматики, импульсной ЯМР-спектроскопии. Целью изоСрш щ. ч является расширение функциональных можностей за сче формирования з/1ичНЫХ ИМПуЛ1,СПЫХ ПОСЛ- Щ J гелЬНОГЛЦ, Г 5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 3/64

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,ewt Р

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4393788/21 (22) 17.03.88 (46) 07.02.91, Бюл. М 5 (71) Институт проблем освоения Севера СГ

АН СССР (72) С.И.Дмитриев, Л.С.Поденко и О.П.Томин (53) 621.3 (088.8) (56) Авторское свидетельство СССР

М 1224991, кл. Н 03 К 3/64, 1984.. Ж 1626342 А1 (54) УСТРОЙСТВО ДЛЯ ФОРМЙРОВА Ц4Я

ИМПУЛЬСНЫХ ПОСЛ Е, !() НА I Е и Ь, i)СТЕЙ (57) Изобретение мо кет П .>l,;ii;i î и,. . 3íî в устройствах автоматики, импульсной

ЯМР-спектроскопии, Ц flbl() иэобре является расширение функциональных ..о.можностей за счег формирования,газличных импульсных послед загегьнпсiе, с

1 >263 12 широким диапаэоном дли(ельностей импульсов l1 п->у:3 Г,: «Q60/3(,(l!064 обьеме программируемои памяти, Усгройс(во длл ((>opt4LtpI)B3iII3ч импуле с«ых (Зоследг)ва)

«« 1<«! < r>f>" 0". 1 1 Ор»1И(з>0(3<атР/3(> Oper >(.!

«ых . I>t> ç/loB. который образу .о г

Сч(.1XII 3 >> 1>COB, б/> К!1 (3, (1 rt;Ir4 -IT>u« эламе«гы И»11>((. I). 0 >1> (ри! ар 17. » >ЗЕ,. >и р()DñÇ((:/I И(1>lyrfl>C!O (!Яу;, >ОСЛ<3 30!3 I<;ЛЬ

» .c3 ><>!>ь и C3Fjt>a.3>;>C)T <; »: гч,,; импульс()ь б 11 п,)м (> I ()лок 16 0(>Г>:, ! I i(>t>, 3» > < I> иа < c«Г>си 3 05! - . !" I ll < /<3 i>I» I таx« "ка >1 ГI<)":» - I бы > исtl«!It;ic I :>«c) <> 1 ройсiи;>х b()roмаtL>KL>. B и<3(!ул< ь«c>i> Я(>5<1Г<3>.K(P<

1.1(! > < >, !(> (1 <Г>< t, >)I Ч t3/151<,Т« р;> LLI I, >e— ! <1>(3 <(> y «К 3(\ 3 "1(l!», с I< > (I Ul;.1ировс3« lI .I >,ЗII(>B i Il(j <.,Or;:

3 ЗЛ>> I!i)<; I .(! ! -«, . > 1,,:,. (:I,<3<;«Hu r> >с" сх< r l, r! <—РC>I>C> I .> /I„ 0(л « ; и . . < с B I, « (! c i C и « > /I< с х <3 t 1,??.c ??????????:. ????;>ьла«»:- .

Устрой < е!0 сод ..(/жи! >((>Иг, 11 Г iie(. i op ! 1 а с(Г П В > >, >1/4 <3 >! /I I C 0 (3 В Ы Х 0 Д К (! < > Г. > Г 0 С <

jLÈ «>Q Il С Г! Е (> Е>! ) r 1 (3;Oj)ot1 Э/l(! f4!. Е< Гс) !. > с B»< X >Д которого со., >инан сr) с (еГО>ым Iixn,)0*,; ар

Лого с >етчика 3 имг>ульс0!3 и с паг Г::лм;,;:0дом эламан i < ИГ1И 3. выхо< !4 r;pD:.го

С ief!а«Ы С с>др»3<С«Ы(4>3 !Зх<0>а/1(3 первого бло!.э <За.)яти 5, BI.tход Kc><Îpo>0 с(3ед liic« Bropbir.; входом элагле(>та !1ЛИ 4, выход пег)епол(>е (иs) счет ика 3 соедина«c перв. ir4 зходо)л эламанга ИЛ!>1 5>, с (ОT«! I!1 вхОДом c !Q IL1KFI и t!QPDIß>л (Ixo/1(!rl >л(t I« та ИЛИ Р, i>ccipoй ()ходкоTopn>ocoerвлнс > с;»,ixc>ДО/1 бЛО Ка 9 Пс)МЯТ>1, адр<) C:» !! Е БХГ>,i I которого соед! «ены с выходами счет ги /3 выходы эле 1eiiTOD И,ПИ 4 и 0, обьсди(ц !:,» Е,>а по с.хаме МОИ Г/ >х 1-! . l .— И, саади.(а;Зы со

coQTHbl 4 Bxoc(ot4 coel чик;3 10, D> х()ды K030poro cОеди>и Езx<)ä:.;1II е»:ока

1 1 пам Язей и с !ми Бхода(1и ц(1()О О! 0 компар "Topa 12, втор ла входы KOзыход цИГ<»>рОВОГО Л О!4Г)с<рсЗТОра 12 Соад(1НЕ«С В! чита>0>ц(1/4 Dxof101t cхо/е котоpoãî сое/д()не(3 с вхолом э;- писи с"QT êà !0, выхоль! (3/30к/3 1 Г(амЯ (и ЯГ>ля»отг.!l >3 .Ix(3j!/>ми устройства и cОадинQH(t с DTopc!ми входами блока 16 обнуления, выход которо-о соед!— нен с входами обнуления счет .иков 3 и 7 и вкодоел установкt4 триггера 17, Гзыход Koòîp0Fo соединен с входом выбора Kp(-(.ра 17 ления, Крол1а того, усгройство coj(e(!5K»F генера)ор 1 импульсов, элем нт И 2, цифроP0I1 кол",па;3/!гор >2, блок 33 памяти, счетчик

1 1 <>IIKлов. B/3e/4QI<1 ??>

ИГIИ, циф()о)ваго компаратора, блока обнуГ>аiil!5(rlcj;< Ro/i 1лО эадавать j(oиз ельности иы и <льсо(и Ileóe IIQ число(4 ячеек памяти, а адресами <;(дал .Itb

C .ЕДИН(3 Г, ЕЗЬ>КОДО>1 Ç/I< Л1< Нта !)ЗГ!И б>, BrOРО(1 ВХОД КО (OP»)«j ГГ)«,(И> i<3«»< < М (tbiëoдо(л блока Iij у.i(>.-i л>.«ИЯ. (1ерв ! Bt!Koj( блока у(>равлаHL153 ..<),.< Еи«е«с i3>«рыл! Вхо5 jL>j/4 B)ner(е«>а L)1 2. (:; i,,i! в>>хо,li,t блока упp:3BëeHHo c0Qj3l»! . II.> ", I.I>0(jr>IBLL>)

Езх(Дfif 1И e Ic! I f>t л 13 >!с)! ЯТИ, IQT (;0(jr >и !>«код (. <:.>,>ч>>3/3 <>.3;(,»ли е>ходезгли с <(!T ., 10B 3 7 1 l > « 3I<„ Ь-au!i I < (3 >I . Li (3 с т <) I> (3! I x 0, I) B 0» B j > (> а <3 ?? e>I H ÿ со<зд! .H с входамi1 д 3«е,>к е,!GKO(3 5, 3, 11

t3;3r45i(ii, СЕДЬ,.>Ой .:>. 0)L С (3<ля(>t414 I!XOj(or4 б/3()ка l r> ОГ)«5/л< >! 1Я (3< сi,r1<>i «« ХОД вЂ” с Вхо15 да/ли запи(еи сч(rик;II 3, 7, (1, (3/.Ока 13 ..:«мяти и .: fl(!ð:!I lt1 вхо;Еr>< > /.1!;«l а И.ПИ

1 э "<=вяl bié еЗелxoД б<>

jill«(с >:: -.>дом о! ул !t 1!I cч:.г i> KB 10. nap(3!«1!\ (З,r flP:>и!>, «L>5! (0(>ГЗ>1«гн с

20 .<ен<зраторо,"1 ", г:!K!0 !bix "rlr!у>lbc(3.3. а DToрой ход — с вы: ОД;..1 с->глз«»,л> 11, (/Зок 1 3 упр/3(3,(3«и <« I г, 2/ содержит .ЗЛ >!лe»IT I4 19 Пао:::.>и ВХОД»",c)porO яВЛЯЕтС!3 Iie ) B> < t l Ь,од()Г1 б/30!: -) jf! (3»3/За>!И(3, а (ЗТО

25 >c>l! е;ход соади(<а«с и«Г>ертиру(о!цим !! >-<, (.:jIc! f4 Г) >«0 D(19 pci 01;сз 2 КОЗ 0p L! II я ЕЗЛ Я"

СТСЯ Blo(.I.! :1 ВЫХОД ЛЗ />Лo> с) )ПРс>алаНИЯ, И С г>а()вым входо;4 эпа.:(:>i<а ИУ1И 21, Bropo:3 вход lcÎ!0pof саад H:«с паоеключателем

30 22 CIB«IIЫХ, ВЫХОДЫ ЛЕМ<Ч Та И 10 И ЭЛЕМЕНта ИЛ,)1 21 о!)р/Зэзют <еl(3epTI:IL I и шес.гой

O,Õ0äÛ бт(Ола уПрлл! QIILtO С ОтаатетВЕ i 30, О/! Ок у! рсз вл(3 > >15! сОДеp:»".о13 та!(жi > t:OTO()OFC BB/35>>0! СЯ Cej(bt4>bti4 (1

ДОВЯ((,>М r!Ь>Х(ЗД;Ir40 бЛС)ка Л раВЛЕНИя СООтВатСтеаННО, с3 ВХОД ВХО/(О;1 "ПУСК" бЛОКа уп<равлане(я, на! нвар! ируюцЗий выход однo!

3ибpBT 0(!а 23 ".ОГ f3l1«c! I! с c Зетнblм входо <4

40 триггера 24, Г>ыход которого 53Dляется трете>i1r i выходом бло! а управ/За«(!я, Bxîä "1" тр.)ггера 24 подключен к ЛО»>чсскоЙ "1", а ход обнуления соединен с вь>ходом элемен-а И

25, первый вход Kolopого слвляе)ся вторым

45 входом б/>ока у()равле«изе, первые входы

1626342

40

55 элементов И 26 соединены с блоком переключателей 27, первые входы которого подключены к логической "1", а вторые входы заземлены, вторые входы элемента И 25 и элементов И 26 соединены с инвертирующим выходом одновибратора 20, вход которого является входом "Готов" блока управления, содержащего также блоки переключателей 28 и 29, выходы которых образуют первые и восьмые выходы блока управления соответственно, первые входы блоков переключателей 28 и 29 подключены к логической "1", а вторые входы заземлены, Устройство работает следующим образом, Устройство работает в режимах "Подготовка", "Программирование", "Формирование".

Режим "Подготовка" используется для предварительной записи "1" в блоки 5, 9, 11 памяти. По сигналу с внешнего устройства, подаваемого на вход "Готов" блока 18 управления, одновибратор 20 вырабатывает импульс, который разрешает прохождение тактовой частоты через элемент И 19 на вычитающие входы счетчиков 3, 7, 10, при этом происходит последовательная смена адресов ячеек блоков 5, 9, 11 памяти. На выходе элемента ИЛИ 21 блока управления устанавливается логическая единица, которая подается на входы данных блоков 5, 9, 11 памяти. Одновременно одновибратором

20 блока управления запрещается обнуление триггера 17 импульсами переполнения счетчика 3. С инвертирующего выхода одновибратора 20 импульс подается на вторые входы элемента И 25 и элементов И 26, Логический "0" на выходе элемента l1 25 устанавливает триггер 24 в нулевое состояние и запрещает прохождение тактовой частоты через элемент И 2, Логический "0" на выходах элементов И 26 подается на входы записи-считывания блоков 5, 9, 11 памяти, происходит запись "1" во все ячейки блоков памяти. Длительность импульса одновибратора 20 должна быть достаточна для записи

"1" во все ячейки блоков памяти, большей по обьему, Режим Программирование" предназначен для записи "0" в выбранные ячейки блоков 5, 9, 11 памяти, записи адреса конца цикла в блок 13 памяти и числа повторений выбранного участка последовательности B счетчик 14. Выбор программируемого блока памяти и запись кодов в блок 13 памяти и счетчик 14 ос, ществляется с помощью блока 29 переключателей, адрес ячейки памяти блоков 5, 9, 11 памяти, адрес конца цикла, адрес начала цикла и число циклов задаются с помощью блока 28 переключателей, а запись "1" или "0" в ячейку памяти блоков 5, 9, 11 памяти осуществляется с помощью блока 27 переключателей.

Для записи информации в блок 13 памяти и адреса ячейки памяти одного из блоков

5, 9, 11 памяти в счетчике 3, 7, 10 необходимый код устанавливается блоком 28 переключателей. Сигнал записи (логический "0") блока 18 управления поступает на вход записи выбранного счетчика или блока 13 памяти. Для записи "0" в ячейку одного иэ блоков 5, 9, 11 памяти с помощью переключателя 22 на входы данных блоков памяти подается "0", а сигнал записи (логический

"0") блока управления поступает на вход записи выбранного блока памяти. Адрес начала цикла устанавливается в последнюю очередь с помощью блока 28 переключателей, В режиме "Формирование" устройство генерирует импульсные последовательности. Это обеспечивается таким образом, что по сигналу с внешнего устройства, подаваемому на вход "Пуск" блока 18 управления, одновибратор 23 генерирует короткий импульс, который поступает на счетный вход триггера 24 и на вход обнуления счетчика 10.

На выходе триггера 24 устанавливается "1", которая подается на вход элемента И 2, разрешая прохождение через него тактовой частоты. С инвертирующего выхода одновибратора 23 сигнал пуска поступает на первый вход вблока 16 обнуления, сигнал с выхода которого обнуляет счетчики 3 и 7 и устанавливает триггер 17 в единичное состояние, Таким образом, по сигналу пуска происходит обнуление счетчиков 3, 7, 10 и разрешается прохождение тактовой частоты на счетный вход счетчика 3. Счетчики 3, 7, блоки 5, 9 памяти, элементы ИЛИ 4, 6, 8 и триггер 17 образуют управляемый формирователь временных интервалов, а счетчик 10, блок 11 памяти и блок 16 обнуления образуют формирователь импульсов и пауз.

При работе в режиме "Формирование" счетчики 3 и 7 последовательно опрашивают ячейки памяти блоков 5 и 9. На выходе этих блоков памяти вырабатываются отрицательные импульсы длительностью, равной периоду тактовой частоты, через промежутки времени (от сигнала пуска), равные N;T, где N; — номера ячеек памяти, в которых в режиме "Программирование" записан логический "0"; Т вЂ” период тактовой частоты, Сигнал с выхода блока 5 памяти суммируется с т ктовой частотой элементом

ИЛИ 4, а сигнал с блока 9 памяти суммируется с импульсами переполнения счетчика 3 элементом ИЛИ 8, Этим достигается возможность получения на выходе элементов

1626342

10

55

ИЛИ 4 и 8, объединенных по схеме VOHТАЖНОЕ И, двух импульсов при записи логического "0" в соседние ячейки памяти, а также ввиду задержки сигналов с выхода блоков памяти по сравнению с сигналами тактовой частоты и импульсов переполнения исключается возможность появления ложных импульсов, вызванных сменой адресов, на выходе элементов ИЛИ 4 и 8, Сигнал переполнения с выхода счетчика 3 переводит триггер 17 в нулевое состояние.

Логический "0" поступает на вход блока 5 памяти и переводит его в режим хранения.

Этим достигается однократное появление импульсов на выходе блока 5 памяти при многократном переборе адресов при выборе содержимого блока 9 памяти. Триггер 17 устанавливается в единичное состояние сигналом обнуления с блока 16 обнуления.

Импульсы с выхода управляемого формирователя BpBMGHHblx интервалов поступают на с <етный вход счетчика 10, состояние которого определяет адрес ячеек

N-разрядного блока памяти 11. Записанные в различные разряды блока 11 памяти логические "0" определяют виды последовательности, генерируемые устройством. Блок 16 обнуления вырабатывает импульсы обнуления счетчиков 3 и 7 по переднему и заднему фронтам импульсов последовательности.

При совпадении адреса, вырабатываемого счетчйком 10, с адресом, записанным в блок

13 памяти, цифровой компаратор 12 вырабатывает импульс, который уменьшает содержание счетчика цикла на единицу и производит запись адреса начала цикла в счетчик 10, Записываемый адрес установлен блоком переключателей 28, При повторении участка последовательности N раз счетчик 14 вырабатывает импульс, который подается на второй вход элемента И 25, выход которого подключен к входу обнуления триггера 24, Триггер 24 переводится в нулевое состояние. Логический "0" запрещает прохождение тактовой частоты на вход счетчика 3 через элемент И 2, Блок обнуления может быть выполнен на одновибраторах, срабатывающих от фронтов и спадов импульсов последовательностей, выходы которых объединены многовходовым элементом И-НЕ, Таким образом, функциональные воэможности предлагаемого устройства расширены за счет возможности формирования одновременно не одной, а нескольких различных последовательностей, число которых определяется разрядностью используемых кристаллов в блоке 11 памяти и практически не of ðàíè÷åно, и за счет возможности циклического повторения участка импульсной

45 последовательности несколько раз, причем количество повторов определяется разрядностью одного счетчика и также не ограничено. Кроме того. в предлагаемом устройстве осуществляется сокращение объема записи инфоомации в блоки памяти за счет того, что в нем длительности импульсов и пауз задаются адресами (номерами) ячеек блока памяти, в которые записывается информация (лог. "0" или "1") с помощью введенных блоков и связей между ними.

Формула изобретения

Устройство для формирования импульсных последовательностей, содержащее генератор тактовых импульсов, первый счетчик импульсов, первый блок памяти, блок управления и элемент И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход — с первым выходом блока управления, выход элемента И соединен со счетным входом первого счетчика импульсов, выходы которого соединены с адресными входами первого блока памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены второй, третий, четвертый счетчики импульсов, второй, третий, четвертый блоки памяти первый, второй, третий, четвертый элементы ИЛИ, цифровой компаратор, триггер и блок обнуления, причем входы обнуления первого и второго счетчиков импульсов и вход установки триггера соединены с выходом блока обнуления, выход переполнения первого счетчика импульсов соединен с первым входом первого элемента ИЛИ, выход которого через триггер соединен с входом "Выбор кристалла" первого блока памяти, первый вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход соединен с выходом первого блока памяти, счетный вход второго счетчика импульсов и первый вход третьего элемента ИЛИ соединены с выходом переполнения первого счетчика импульсов, выходы второго счетчика импульсов соединены с адресными входами второго блока памяти, выход которого соединен с вторым входом третьего элемента

ИЛИ, выход которого объединен с выходом второго элемента и ЛИ и соединен с суммирующим входом третьего счетчика импульсов, выходы которого соединены с адресными входами третьего блока памяти и с первыми входами цифрового компаратора, вторые входы которого соединены с выходами четвертого блока памяти, выход цифрового компара ора соединен с вычитающим входом четвертого счетчика импульсов, при этом второй выход блока

1626312

У,f0

7О1т Г /

Ь

Составитель В.Чижов

Техред М,Моргентал

Редактор A.Ìîòûëü

Корректор А,Оса>

Заказ 283 Тираж 468 Подпис. ое

ВНИИПИ Государственного комитета по изобретениям и открытиям

113035, Москва, Ж-35. Раушская наб., 4/5

С(:ГР

Производственно-издательский комбинат "Патент", г. Ужгород, ул,1аг, ° н 101 управления соединен с вторым входом nepBofo элемента ИЛИ, третьи выходы блока управления соединены с информационными входами всех счетчиков импульсов и четвертого блока памяти, четвертый выход блока управлени0 соединен с вычитающими входами первого, второго и третьего счетчиков импульсов, пятые выходы блока управления соединены с входами "Записьчтение" первого, второго и третьего блоков памяти, шестой выход соединен с входами

"Данные" первого, второго и третьего блоков памяти, седьмой выход соединен с первым входом блока обнуления, вторые входы которого соединены с выходами третьего блока памяти, восьмые выходы блока управления соединен -I с входами записи перво о.

B10poro и четвертого счет иков i rëã óë .;г,л четвертого блока памяти и с первым входь.

5 четвертого элемента ИЛИ, второй вход ко торого соединен с выходом цифрового компаратора. а выход четвертого элемента ИЛИ соединен с входом записи третьего счетч ка импульсов, девятый выход блока управле10 ния соединен с входом обнуления третьего счетчика импульсов, первый вход блока управления соединен с выходом генератора тактовых импульсов, а второй вход соединен с выходом четвертого счетчика импуль15 сов