Многоразрядный счетчик с неразрушающейся информацией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной те ники. Цель изобретения - повышение надежности и расширение области применения Счетчик содержит для каждого разряда разрядную ячейку 1, выполненную на поляризованном реле 2 с переключающей контактной группой 3 и раздельными обмотками срабатывания и возврата. Блоки разделения импульсов и реверса выполнены на реверсивном счетчике 6 импульсов с предварительной установкой, входы которого подключены через переключающую контактную группу 3 соответствующих разрядных ячеек 1 к плюсовой 4 и общей 7 шинам источника 5 питания. Тактовый вход Т реверсивного счетчика 6 импульспв подключен к формирователю 8 импульсов, а

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4604296/21 (22) 11.11,88 (46) 07.02.91, Бюл. N. 5 (72) А,А,Новиков и A.È.Çâåðåâ (53) 621.374 (088.8) (56) Авторское свидетельство СССР

N1045401,,кл. Н 03 К 23/035, 1982.

Авторское свидетельство СССР

N 1225012, кл. Н 03 К 23/74, 1986. (54) м н О ГО РА 3 Ряд н ы Й счетчик с н еРАЗРУШАЮЩЕЙСЯ ИНФОРМАЦИЕЙ (57) Изобретение относится к импульсной технике и может быть использовано в уьTройствах автбматики и вычислительнои теники. Цель изобретения — повышени» г, „„ Ж„„1626378 А1 надежности и расширение области применения. Счетчик содержит для каждого разряда разрядную ячейку 1, выполненную на поляризованном реле 2 с переключающей контактной группой 3 и раздельными обмотками срабатывания и возврата. Блоки разделения импульсов и реверса выполнены на реверсивном счетчике б импульсов с предварительной установкой, входы которого подключены через переключающую контактную группу 3 соответствующих раэрядньix ячеек 1 к плюсовой 4 и общей 7 шинам источника 5 питания. Тактовый вход

T реверсивного счетчика б импульсов годключен к формирователю 8 импульсов, а

1626378 вход WR, разрешающий предварительную установку, подключен к выходу времязадающего устройства 10. Вход времяэадающего устройства 10 подключен к плюсовой шине источника 4 питания. Каждый разрядный выход 01... 08 реверсивного счетчика 6 импульсов подключен к соответствующему входу Х1...Х4 первого инвертирующего буфера 15, каждый соответствующий выход

У1.„У4 которого подключен одновременно к соответствующему входу Xi...X4 второго инвертирующего буфера 16 и через соответствующий первый транзисторный ключ 17— к обмотке возврата соответствующей раэИзобретение относится к импульснои технике, в частности к счетчикам импульсов с неразрушающейся информацией, и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения — повышение надежности и расширение области применения.

На чертеже представлена принципиальная электрическая схема многоразрядного счетчика импульсов с неразрушающейся информацией.

Счетчик содержит для каждого сч<=< ного разряда разрядную ячейку 1, выполненну<п на поляризованном реле 2 с переключэющей контактной группой 3 и раздельными обмотками срабатывания и возврата, начала обмоток подключены к плюсовой шине 4 источника 5 питания, каждый вход предвар 1тельной установки(01...D8) многоразрядного реверсивного счетчика 6 импульс г, подключен через переключающую контак<ную группу 3 соответствующей разрядной ячейки 1 к плюсовой 4 и об.цей 7 шинам источника 5 питания, 1актовый вход Т реверсивногo счетчика 6 импульсов подключен к формирователю 8 импульсон, входы переноса V и установки нуля R — к общей шине 7 питания, вход сложение/ны <игание

+1 подключен через переключатель 9 к плюсовой 4 и общей 7 шинам питания, выход переноса Р подключен к входу пере,носа V наращиваемого реверсивного счетчика импульсов, а вход WR, разрешающий предварительную установку, подключен к выходу времязадающего устройства 10, который может быть выполнен на элементе 2 -НЕ

11, оба входа которого подключены через конденсатор 12 к общей шине 7 питания, а через резистор 13, зашунтированный диодом 14, к плюсовой шине 4 питания, каждый разрядный выход 01...08 реверсивного счетчика 6 импульсов подключен к сог <нст5

40 рядной ячейки 1. Каждый соответствующий выход YI„.У4 второго инвертирующего буфера 16 подключен через соответствующий второй транзисторный ключ 18 к обмотке срабатывания соответствующей разрядной ячейки 1. Входы EZ инвертирующих буферов 15 и 16, управляющие высокоимпедансным состоянием выходов, подключены через сдвоенный выключатель-переключатель 25 источника 5 питания к eio плюсовой 4 и общей 7 шинам.

Источник 5 питания имеет временную эадержкуснятия питания при его нь<ключени;л.

1 ил. гтвуюш му входу XI„Xq <ернсго иннертиру

I

У;,У < иннертирующик буферов 15 и 16 подкл<очены к соответствующим первому и BTQ рому транзисторным ключам 17 и 18, каждая баэз которых подключена через резистор

19 20) к соответствующему выходу иннертирующих буферов 15 и 16, а через рнэ стор

21(22) — к общей шине 7 питания, эмиттеса трэнэисторныл клю < ..й 17 и 18 подключены к об<цей шине 7 пит:<ния, а Koллекторы при соо< ветс< нующей фазиронке к концам O6ìoток возврата и срабатывания соотнетс<нующей разрядной ячеи;.и 1 и анодам соответствующих диодов 23 и 2«к:.тоды которых подключены к плюсовой ши <е питания, каждый управляющий нхо.-, Y иннертирующих буферов 15 и 16 подключ общей шине 7 питания, а их входь EZ, уп ранляющие высокоимпедансным cocTGHHvl" ем вьlxopoB, подключены через сдвоенный выключатель-перекл<очатель 25 источника 5 питания к пл осовой 4 и общей 7 ш. нам питания, при этом источник 5 питания имеет временную задержку снятия питания при его выключении сдвоенным выключателемпереключателем 25 эа счет фильтрующс<с конденсатора 26, включенного параллельно шинам 4 и 7 источника 5 питания.

Многоразрядный ренерсиннь<й счетчик

6 импульсов можег бь<ть выполнен на микросхеме 564ИЕ11 или 564ИЕ14, многовходовые иннертирующие буферы 15 и 16 с высокоимпедансным состоянием выходов— на микросхеме 564ЛН1.

Многоразрядный счетчик с неразрушающейся информацией работает следующим образом.

1626378 го счетчика 6 импульсов, соответствующая логическому "0", передается через инвертирующий буфер 15 в виде логической "1" на соответствующую базу транзисторного ключа 17, включающего обмотку возврата поляризованного реле 2, которое замыкает переключающий контакт 3 на общую шину 7 питания, что соответствует уровню логического "0". Информация по каждому разряду

01 — 08 реверсивного счетчика 6 ймпульсов, соответствующая логической "1", передается через инвертирующие буферы 15 и 16 в виде логической "1" на соответствующую базу транзисторного ключа 18, включающего обмотку срабатывания поляризованного реле 2, которое замыкает переключающий контакт 3 на плюсовую шину 4 питания, что соответствует уровню логической " 1", Формула изобретения

Многоразрядный счетчик с неразрушающейся информацией, содержащий источник питания, формирователь импульсов, блок разделения импульсов, блок реверса, разрчдные ячейки, каждая из которых выполнена на поляризованном реле г. переключающей контактной группой и раздельными обмотками срабатывания и возврата, о т л и ч а ю щи йс я тем, что, с целью повышения надежности и расширения области применения, в него введены времчзадлющее устроиство, первь: ° и вто рой многовходовые инвертирующие буферы с вь<сокоимпедансным (ост< чнием выходов и в каждую разгядную я <еику и рвый и второй транзисторнь<е ключи, а в качестве блока разделе«ич импульсов и блока реверса использован реверсивный счетчик иГлпульсов с предварительной ус<аьовкой, каждый <-й вход предварительной установки которого подключен к переключающему кон гакту соответствующей разрядной ячейки, размыкающий контакт которого по;.ключен к шине питания, а замыкающии контакт — к общей шине, тактовый вход реверсивногп счетчика подключен к формирователю импульсов, а вход разрешения предварительнои установки подключен к выходу времязадающего устроиства, вход которого подключен к плюсовои шине источника питания, а каждый<-й разрядный выход ðåâåðсивного счетчика импульсов подключен к соответствующему входу первого инвертирующего буфера, каждый соответствующий выход которого подключен одновременно к соответствующему входу второго инвертирующего буфера и через соответствующий первый транзисторный ключ — к обмотке возврата поляризованного реле соответствующей разрядной ячейки, а каждый соответствующий выход второго инвертируПри включении источника 5 питания на выходе времязадающего устройства 10 фор- 45 мируется логическая "1", поступающая на вход WR реверсивного счетчика 6 импульсов, при этом выходы его разрядов Q1-Q8 устанавливаются через входы предварительной установки 01 — D8s состояния логической 50

"1" или логического "0", соответствующие для каждого разряда положению перекл ючающей контактной группы 3 соответствующей разрядной ячейки 1, При напряжении на конденсаторе 12 55 больше порога срабатывания элемента 2ИНЕ 11 времязадающее устройство 10 устанавливает на своем выходе логический "0", блокирующий параллельный ввод информации по входам предварительной установки

О<-Ds в реверсивный счетчик 6 импульсов.

Одновременно с включением источника

5 питания входы EZ инвертирующик буферов 15 и 16 подключаются к плюсовой шине

4 питания. Выходы У1 -У4 инвертирующик 5 буферов 15 и 16 отключаютгя 01 соо<неfcT вующих баз транзисторных ключей 17 и 18 (вь<сокоимпедансное состояние), при э<ом транзисторные ключи 17 и 18 по каждой разрядной ччейке 1 закрь<ты, л обмотки срл- 10 батывания и возвра<а полчризованных реле 2 обесточены.

Реверсивный счетчик 6 импульсов в зависимости от уровня напряжения на его управляющем входе - 1 производит прчк<ой 15 или обратный счет импульсоя, пес< упак щих на его тактовых вход Т от фор ",ирог<,<телч Я импульсов

Когда требуется сосчигать па <<<у импульсов в прямом счете, то переключа<ель 9 20 заблаговременно перед началом (;÷

При выключении переключателя 25 ис- 30 точника 5 питания входы EZ инвертирующих буферов 15 и 16 переключаются к общей шине 7 питания, при этом источник 5 питания поддерживает еще некоторое время, достаточное для срабатывания поляри- 35 зованных реле 2, рабочий уровень напряжения эа счет разряда конденсатора

26 через элементы схемы.

Выходы Y1...Y4 инвертирующих буферов 15 и 16 переключается из режима высо- 40 коимпендансного состояния в режим передачи информации. при этом информация по каждому разряду 01-08 реверсивно1626378

Составитель Н Дубровская

Техред M. Ìoðãåíòàë Корректор А.Осауленко

Редактор В.Данко

Заказ 285 Тираж 454 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ющего буфера подключен через соответствующий второй транзисторный ключ к обмотке срабатывания поляризованного реле соответствующей разрядной ячейки, а входы управления высокоимпедансным состоянием выходов инвертирующих буферов подключены к первому переключающему контакту сдвоенного выключателя-переключателя источника питания, первый замыкающий контакт которого подключен к первому выводу фильтрующего конденсатора, к шине питания и к второму переключающему контакту сдвоенного выключателя-переключателя, первый размыкающий контакт соединен с

5 общей шиной и вторым выводом фильтрующего конденсатора, а втооой замыкающий контакт подключен к входу источника питания, а вход реверса реверсивного счетчика импульсов является входом реверса устройст10 ва,