Компаратор фазового сдвига
Патент 1628007
Авторы
Классы МПК
Компаратор фазового сдвига
Иллюстрации
Реферат
Изобретение относится к технике электрических измерений, а именно к аппаратуре для аттестации (путем одновременного компарирования) образцовых мер по образцовым мерам более высокого порядка. Цель изобретения - расширение диапазона частот при уменьшении массогабаритных параметров - достигается применением в компараторе двух частотных дискриминаторов 11 и четырех коммутаторов 12 частоты, каждый из которых содержит делитель 13 частоты, мультиплексор 14 и триггер 15. Компаратор имеет два идентичных канала 1, каждый из которых содержит два усилителя 2, преобразователь 3 фаза - код, времязадающий блок 4, блок 5 кодирования, формирователь 6 кодов, вычислитель 7. Кроме того, в состав компаратора входят блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
Isles G 01 R 25/00
ГОСУДАРСТВЕ I+IblA КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Ь г
1 I
ЬЭ
СО
О
О
V (21) 4600189/21 (22) 30.10,88 (46) 15.02.91. Бюл. ЬВ 6 (72) С.А.Кравченко, В.В.Кудряшев и И.Х, LUoxop (53) 621.317.77(088,8) (56) Авторское свидетельство СССР
1Ф 900214, кл. G 01 R 25/00, 1980. (54) КОМПАРАТОР ФАЗОВОГО СДВИГА (57) Изобретение относится к технике электрических измерений, а именно к аппаратуре для аттестации (путем одновременного компарирования) образцовых мер по образцовым мерам более высокого порядка.
„„. Ы„„1628007 А1
Цель изобретения — расширение диапазона частот при уменьшении массогабаритных параметров — достигается применением в компараторе двух частотных дискриминаторов 11 и четырех коммутаторов 12 частоты, каждый из которых содержит делитель 13 частоты, мультиплексор 14 и триггер 15.
Компаратор имеет два идентичных канала 1, каждый из которых содержит два усилителя
2, преобразователь 3 фаза — код, времязадающий блок 4, блок 5 кодирования, формирователь 6 кодов, вычислитель 7. Кроме того, в состав компэратора входят блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов, 1 ил.
1!6?6007
P (g tp) N (т/з)—
1изм.о
Изобретение относ;тсч к !ехнике электрических измерений, в частности к аппаратуре для аттестации (путем одновременного компарирования) образцовых мер по образцовым мерам более высокого ранга, Цель изобретения — расширение диапазона частот при уменьяении массогабаритных параметров компаратора.
На чертеже изображена структурная схема компаратора.
Компаратор содержит два идентичных канала 1, каждый из которых включает в себя два усилителя 2. преобразователь 3 фаза — код, времязадающий блок 4, блок 5 кодирования, формирователь 6 кодов и вычислитель 7, блок 8 сравнения кодов, блок 9 управления и генератор 10 импульсов.
Кроме того, в каждый канал 1 компаратора введены дискриминатор 11 (частотный) и два коммутатора 12 частоты, каждый из которых состоит из делителя 13 частоты, мультиплексора 14 и триггера 15.
Первый и второй входы каждого канала через последовательно соединенные усилитель 12 и коммутатор 12 подключены к входам преобразователя 3, выход которого подключен к первому входу блока 5, выход которого через формирователь 6 подключен к первому входу вычислителя 7, выход которого является выходом канала 1.
В каждом канале 1 выход второго усилителя 2 подключен к входу дискриминатора, прямой выход которого подключен к первым управляющим входам коммутаторов 12, вторые управляющие входы которых и третий вход вычислителя 7 подключены к инверсному выходу дискриминатора 11, первый выход времязадающего блока 4 подключен к второму входу блока 5, второй выход — к второму выходу вычислителя 7, а вход — к одному из выходов генератора 10.
Выход блока 9 подключен к управляющему входу блока 8 сравнения кодов, информационные входы которого подключены к выходам каналов 1.
Вход коммутатора 12 подключен к первому входу мультиплексора 14 непосредственно и к второму Bõîäó мультиплексора 14 через делитель 13, ервый и второй управляющие входы мультиплексора 14 являются соответственно первым и вторым управляющими входами коммутатора 12, выход которого через триггер 15 подключен к выходу мультиплексора 14, Компаратор фазового сдвига работает следующим образом.
От меры фазового сдвига, например от калибратора фазы 1-го разряда, два напряжения U> и Ug с углом фазового сдвига ! 1
55 (Y C;) между ними, равным р 1, подаются на усилители 2 первого канала 1 компаратора фазы. На второй канал поступают напряжения Ut u Up с УФС, равным 02, II II
Усилители 2 являются широкополосными, они формируют на своих выходах сигналы прямоугольной формы. Каналы компаратора выполнены по структуре цифрового измерения УФС с времяимпульсным преобразованием и усреднением за время, кратное целому числу периодов сигнала и отличающееся от некоторого базового значения
1изм;, не более чем на период сигнала T. В области верхних частот, где частота вход1 ных сигналов F )> — —, время иэме изм.о рения остается практически неизменным при изменении частоты F, а на частотах
Г „ = — — устройство автоматически виэм.о переключается на измерение эа один период сигнала. В преобразователе 3 формируются фазовые интервалы, соответствующие измеренному УФС, которые по команде времязадающего блока 4 в блоке 5 кодирования заполняются импульсами час1 тоты f< = -- от генератора 10. Образующими еся пачки счетных импульсов в течение времени измерения регистрируются формирователями 6, выходной код которых к где t p — значение фазового интервала в i-м периоде;
P — число фазовых интервалов, формируемых за период сигнала;
К вЂ” число усредненных периодов сигнала за время измерения.
Время измерения, кратное целому числу периодов сигнала, задается времязадающим блоком 4 и определяется как деизм = (деизм.о/Т) Т! + T2, (2)
ГдЕ (виэм.о/Т) — цЕЛая ЧаСтЬ ОтНОШЕНИя баэОвого времени tg3M о, одинакового для обоих каналов, к периоду сигнала первого и второ1 1 го каналов T> = — и Т2 = — (F> и Fa— г частоты сигналов в каналах).
Во времязадающих блоках 4 производится синхронизация моментов начала и конца измерения с входным сигналом и формируются цифровые коды N(T), равные суммарному коду периодов сигнала за время измерения. Эти коды совместно с кодами подаются на вычислитель 7, который вычисляет измеренное значение УФС в каждом
1628007 существенном уменьшении массогабаритных характеристик.
Компаратор целесообразно применять для аттестации высококлассных мер фазового сдвига по эталону. канале по алгоритму р иэм 1,2 = 360 (N (trp) 1,2 ) / N (Т)1,2 (3) Составитель А. Орлов
Техред М.Моргентал Корректор А. Осауленко
Редактор А. Orap
Заказ 339 Тираж 409 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Рвушская наб., 4/5
Производственно-издательский комбинат "Патент", r. Ужгород. yn,Гагарина, 101
В блоке 8 сравнения кодов определяет- 5 ся разность УФС каналов
Лфиэм =деизм 1 физм 2 (4)
Блок 9 управления производит запуск прибора и формирует сигналы, управляющие работой вычислителя 7, 10
До частоты 2 МГц дискриминатор 11 выключен, с его инверсного выхода снимается высокий потенциал и он поддерживается на вторых управляющих входах мультиплексора 14; которые пропускают пря- 15 моугольные сигналы с выходов усилителей
2 прямо на выход мультиплексоров 14, затем на триггеры 15 и далее на преобразователи 3 фаза — код. При частоте на входе
2 МГц и выше частотный дискриминатор 20 автоматически переключается и с его прямого выхода сигнал поступает на первые управляющие входы мультиплексоров 14, что приводит к появлению на выходе мультиплексоров 14 прямоугольного сигнала 25 после делителя 13 с частотой, поделенной на требуемое число раз, например на 10, т.е. 200 кГц, что является наиболее оптимальной частотой для достижения наиболее высокой точности измерений каналов 30 компаратора. При этом УФ С на вычислителе 7 в 10 раз меньше. Поэтому дискриминатор 11 со своего инверсного выхода дает команду на вход вычислителя 7 увеличить математический результат в 10 раз. 35
Таким образом, в компараторе расширяется диапазон частот до 20 — 25 МГц при
Формула изобретенная
Компаратор фазового сдвига, содержащий генератор импульсов, блок управления, выход которого подключен к управляющему входу блока сравнения кодов, и два идентичных канала, каждый иэ которых содержит два усилителя, входы которых являются входами канала, преобразователь фаза-код, выход которого подключен к первому входу блока кодирования, выход которого через формирователь кодов подключен к первому входу вычислителя, выход которого является выходом канала, времязадающий блок, первый выход которого подключен к второму входу блока кодирования, второй выход — к второму входу вычислителя, а вход — к выходу генератора импульсов. о тл и ч а ю щи и с я тем, что, с целью расширения рабочего диапазона частот, в каждый канал компаратора дополнительно введены два коммутатора частоты и частотный дискриминатор, причем выхо,.;ы усилителей через делители частоты подключены к входам преобразователя фаза — код, а выход второго усилителя подключен к входу частотного дискриминатора, прямой выход которого подключен к первым управляющим вхо ам делителей частоты, вторые управляющие входы которых и третий вход вычислителя подключены к инверсному выходу фазового дискриминатора.