Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммньм управлением. Цель изобретения - уменьшение емкости памяти микрокоманде Устройство содержит блок памяти , регистр адреса, группу счетчиков , два коммутатора адреса, узел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН щ) G Об F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ (ЫНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

t (21,) 4330327/24 (22) 24.08.87 (46) 23.02.91. Бюл. 11 7 . (72) В.С.Харченко, Е.В.Пугач,, Г.Н.Тимонькин, В.П.Улитенко, С.H.Òêà÷åíêî и А.В;Иунтяну (S3) 681 3(088.8) (56) Авторское свидетельство СССР

9 1305679, кл. С 06 F 9/22, 1986.

Авторское свидетельство СССР

Р 1278845, кл. G 06 Р 9/22, 1986

2 (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВИ и вычислительных системах с микропрограммньы управлением. Цель изобретения— уменьшение емкости памяти микроко" манд. Устройство содержит блок памяти, регистр адреса, группу счетчиков, два коммутатора. адреса, узел

1629910 приоритета, группу .элементов 2И-ИЛИ

Ф 3 регистр условий, шифратор 9, с первого по третий элементы ИЛИ, блок элементов И. В устройстве реализован подсчет количества выполненных логи 5 ческих усЛовий, что позволяет в ряде алгоритмов (например, диагностики) Изобретение относится к автоматике и вычислительной технике и может бйтЬ использовано в ЭВИ и вычислительных системах с микропрограммным управлением.

Цель изобретения — сокращение ем-. кости памяти микрокоманд.

Сущность функционирования устройства состоит в следующем: вместе с сигналами микроопераций на каждом. шаге микропрограммного управления выдаются сигналы (для каждого логического условия своя пара),,определяющие ожидаемое значение логического условия; как только значение одного либо нескольких логических условий совпадает с ожидаемьпж, формируется сигнал на переход к очередной микроко30 маиде; формирование адреса очередной микрокоманды осуществляется путем конка. тенации кодов младших и старших раз4 рядов.

Формирование младших разрядов адреса осуществляется следующим образом.

Из всех проверяемых на данном шаге микропрограммного управления логических условий, значения которых совпали с ожидаемыми, выбирается наиболее приоритетное содержимое счетчика адреса, соответствующего этому логичес/ кому условий,, и увеличивается на . единицу. Код, полученный на выходе, данного счетчика адреса, образует младшие разряды адреса очередной микрокоманды.

Старшие Разряды адреса Формируются 50 по следуюцему алгоритму. Сигналы с выходов элементов проверки логического условия, соответствуюцнх тем логи ческим условиям, значения которых совпали с ожидаемым, поступают на вхо- .

Ю 55 ды приоритетного шифратора. Код на .выходе приоритетного шифратора, соответствуюций наиболее приоритетному из всех сигналов, поступивших ка его сократить емкость блока памяти. Новыми элементами устройства являются группа счетчиков приоритета, группа элементов .2И-ИЛИ, блок элементов И, второй коммутатор адреса и шифратор.

1 ил. входы образует старшие разряды адреса очередной микрокоманды.

Таким образом, в микройрограммном устройстве управления организуется асинхронный режим работы с ветвлением микрокоманд в зависимости от результатов. проверки логических условий и их приоритетности, что приводит к повышению производительности устройства.

На чертеже изображена функциональная схема устройства.

Устройство содержит блок 1 памяти,регистр "адреса,,группу 3. 1-3.k счетчиков, второй коммутатор 4 адреса, первый коммутатор 5 адреса, узел 6 приоритета, группу 7.1-7.k элементов

2И-ИЛИ, регистр 8 условий, шифратор

9, первый и второй элементы HJIH 10 и 11, блок 12. 1-12.k элементов И, входы 13, 14 соответственно пуска . и кода операции .устройства, группу

15.i-15.k входов логических условий устройства, выход 16 микроопераций, выход 16.1 "конца работы" блока 1 памяти, группу полей 17. 1-17.k логических условий и выход 18 "конца команды1 блока 1 памяти, группу

19.1-19.п входов и группу 20. 1-20,k выходов узла приоритета, блок 21 синхронизации с выходами 21.1-21 ° 3, состояций из генератора 22 тактовых импульсов, триггера 23, третьего элемента ИЛИ 24, а также элемент И 25 и вход ° 26 останова.

Устройство работает следующим образом.

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии, за исключением разря-. да блока 1 памяти, соответствующего выходу 18 "конца команды" блока. (цепи установки исходного .состояния устройства условно не показаны). Вход

14 устройства, соединенный с первым информационным входом коммутатора 5, 1629910 тор тактовых импульсов, причем вход кода

35 операции устройства соединен с первым информационным входом первого коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти, выход нуля микроопераций которого подключен к выходу микроопераций устройства, выход признака "Конец работы" блока памяти соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом. установки в "0" триггера, выход которого соединен с входом запуска генератора тактовых импульсов,первый выход которого соединен с. первым входом элемента И,входы запуска и останова устройства соединены соответственно с входом установки в "1" триггера, с вторым входом третьего элемента ИЛИ, выход признака "Конец команды" блока памяти соединен с уп-равляющим входом первого коммутатора адреса, о т л и ч а ю щ е е. с я тем, что с целью сокращения емкости паскоммутирован с входом регистра 2 адреса.

По заднему фронту сигнала "Пуск" с входа 13 устройства, прошедшего через элемент ИЛИ 10, в регистр 2 запишется адрес начальной микрокоманды.

Начальный адрес (код операции) с выхода регистра 2 поступит на вход блока 1 памяти, и íà его выходах появится первая микрокоманда. Одновремененно с выполнением заданных микроопераций, сигналы которых считываются с выхода 16 блока 1 памяти, в элементах 2И"ИЛИ t группы 7. 1-1.k идет проверка совпадений значений логических услпвий с заданными, которые записываются в регистр 8 импульсов с выхода 21.2. Причем если на некотором шаге микропрограммного управления значение данного логического условия не проверяется (оно может быть любым), то на соответствующей ему паре выходов группы 17.1-17.k выходов бло.ка 1 памяти:выдается нулевой код. Если же ожидаемое значение логического условия должно быть единичного уровня, .то на соответствующих ему выходах группы 17.1-17.k выходов блока 1 памяти выдается код "10", если нулевого уровня - то код "01". При безусловном переходе к очередной микрокоманде на выходах группы 17.1-17„k соответствующих требуемому условию, выдается код "11".

По окончании проверки логических условий либо при безусловном переходе на выходах одного или нескольких элементов 2И-ИЛИ группы 7.1-7„k. появляются единичные сигналы, поступа ющие на счетные входы "+1" счетчиков групцы .3.1-3.п, входы элемента ИЛИ

11, узла 6 приоритета и шифратора 9.

С выхода приоритетного шифратора 9 старшие разряды адреса очередной иикрокоманды поступят на второй информационный вход коммутатора 5.

К этому времени только на одном из выходов 20.1-20,п узла 6 будет присутствовать единичный: сигнал, соответствующий наиболее приоритетному из всех совпавших при проверке с ожидаемыми значениями на данном этапе логических условий. Счетчик групп

3. 1-3.k по заднему фронту сигнала с выходов 21.3 и соответствующего элемента И группы 12.1-12.k перейдет в следующее сотстояние. Код, запи5

6 санный в этом счетчике группы 3.1З,k, через коммутатор 4 поступит на второй информационный вход коммутатора 5.

К моменту окончания всех переходных процессов в счетчиках группы 3.1З.k и коммутаторах 4 и 5 на синхровход регистра 2 через элемент ИЛИ 10 поступит задний фронт сигнала с выхода 21.1 блока 21 и элемента И 25.

В регистр 2 запишется адрес очередной микрокоманды. В дальнейшем работа устройства аналогична. По окончании цикла микропрограммного управления на всех выходах блока 1 памяти, за исключением выхода 18, выдача информации. прекратится. Единичный сигнал с выхода 18 "конца команды" блока 1 памяти обнулит группу 3.1-3.k счетчиков, .регистр 8 подключит через коммутатор 5 к входу регистра 2 вход

14 устройства. Устройство перейдет в режим ожидания очередного кода операции.

Формула изобретения

Иикропрограммное устройство управления, содержащее блок памяти, ре- ( гистр адреса, регистр у;ловий,первый коммутатор адреса,с первого по третий элементы ИЛИ, элемент И;триггер, генера1629910

Составитель А.Сошкин

ТехРед Л. 0лийньщк КоРРектоР M. КУчеРЯваЯ

- ь

Редактор ВвДанко

Заказ 439 Тираж 400 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Га арина, 101

MBTH микрокоманд, устройство содержит шифратор, блок элементов И, второй коммутатор адреса„ узел приорите-. та, с первого по l -й (где k-количество логический условий) элементы И-ИЛИ, с первого по к-. и счетчики, причем вход логических условий устройства соединен с информационныи входом ре ° гистра условий, вькод в-го (гС .kJ разряда которого соединен с первым прямым и с инверсным входами i-го элемента И-ИЛИ, выходы с первого по

Зс-Й элементов И-ИЛИ подключены к входам узла приоритета, шифратора н второго элНмента ИЛИ, выход которого соединен с вторым входом элемента И, выход которого соединен с первым вхо» дом первого элемента ИЛИ, выход которого соединен с входом синхрониза.ции регистра адреса, вход запуска устройства соединен с вторым входом первого элемента ИЛИ, второй и третий выходы генератора тактовых имЯ

1 пульсов ооедниеиы соответственно с входом синхронизации регистра уело" вий и первые входом блока элементов

И, выход узла приоритета соединен с управляющим входом второго коммутатора адреса и вторым входом блока элементов И, i-й выход которого с;оединен со счетным входом. i-ro счетчика, выход которого соединен с i-м информационным входом второго коммутатора адреса, первый и второй выходы

i-ro поля логических условий блока памяти соединены соответственно с вторым .и третьим входами i-го. элемента И-ИЛИ, выход признака "Конец команды" блока памяти соединен с входом установки в "0". регистра условий и с первого по k-Й счетчиков, выходы шифратора и второго коммутатора адреса подключены к соответствующим разрядам второго информационного входа первого коммутатора адреса.