Устройство для измерения флуктуационной составляющей частоты сигналов с линейно-частотной модуляцией

Устройство для измерения флуктуационной составляющей частоты сигналов с линейно-частотной модуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике радиотехнических измерений и может быть использовано в радиолокации и радионавигации для измерения флюктуационпой составляющей частоты сигналов с линейно-частотной модуляцией (ЛЧМ). Устройство, благодаря применению двух независимых каналов с одинаковыми линиями задержки, преобразует сигнал с ЛЧМ в сигнал промежуточной частоты (ПЧ), значение которой определяется скоростью перестройки частоты в сигнале с ЛЧМ. Полученные сигналы ПЧ подаются на цифровые частотные детекторы, в которых также используется постоянная задержка кодового сигнала в регистрах сдвига. Выходные сигналы фровых частотных детекторов в кодовом знде перемножаются и интегрируются з блоке усреднения . Поскольку в каналах частотные флюктуации ЛЧМ-сигната одинаковы , а составляющие внутренних шумов устройства не коррелированы, то результат интегрирования представляет собой дисперсию частотных флюктуации входного сигнала. Для повышения точности измерения введено кольцо автоподстройки, обеспечивающее равенство времени задержки в каналах. 5 ил. I

союз соВетских социАлистических

РЕСПУБЛИК (192 (112 (gg)g G 01 К 23/00 — — Г

«

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTGPCHGMV СВИД=ТЕЛЬСТВУ

« «

««

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изОБРетениям и ОТКРытиям

ПРИ ГКНТ СССР (21) 4455194/21 (22) 05.07.88 (46) 28.02.91. Бюл. h"- 8 (71) Таганрогский.рациотехнический институт им. В.Д.Калмыкова (72) A.В.Мулеванов„ А.А.Гарнакерьян, В.Н.Никулина и С.В.Мулеванов (53) 621.325 (088.8) (56) Авторское свидетельство СССР

Ф 792170, кл. С 01 К 23/00, 1979.

Авторское свидетельство СССР

В 1113750, кл, С 01 Р 23/00, 1982. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ФЛЮКТУАЦИОННОЙ СОСТАВЛЯЮ(1(ЕЙ ЧАСТОТЫ СИГНАЛОВ С JIHHEAHO-ЧАСТОТНОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к технике радиотехнических измерений и может быть использовано в радиолокации и радионавигации для измерения флюктуа— ционной состакчяющей частоты сигналов с линейно-частотной модуляцией (ЛЧМ) . Устройство, благодаря применению двух независимых каналов с одина—

Изобретение относится к радиотех- . ническим измерениям и может быть использовано для измерения уровня флюктуационной фазовой модуляции в сигналах с ЛЧМ.

Цель изобретения — повышение точности измерения .за счет динамической компенсации неидентичности времени задержки сигнала первой и второй линиями задержки в двух измерительных каналах, На фиг, 1 изображена функциональная схема устройства для измерения флюктуационной составляющей частоты сигналов с линейно-частотной модуляковыми линиями задержки, преобразует сигнал с ЛЧМ в сигнал промежуточI ной частоты (ПЧ), значение которой, определяется скоростью перестройки частоты в сигнале с ЛЧМ. Полученные сигналы ПЧ подаются на цифровые частогные детекторы, в которых также используется постоянная задержка кодового сигнала в регистрах сдвига.

Выходные сигналы цифровых частотных детекторов в кодовом виде перемножаются и интегрируются з блоке усреднения. Поскольку в каналах частотные флюктуации ЛЧМ-сигнала одинаковы, а составляющие внутренних шумов устройства не коррелированы, то результат интегрирования представляет собой дисперсию частотных флюктуаций входного сигнала. Для повышения точности измерения введено кольцо автоподстройки, обеспечивающее равенство времени задержки в каналах.

5 ил. цией, на фиг. 2 — функциональная схема амплитудного компаратора; на фиг. 3 и 4 — временные диаграммы, поясняющие работу устройства, Устройство содержит дне линии задержки 1 и 2, первый фазовращатель

3, инвертирующий усилитель 4, второй фазовращатель 5, два смесителя 6 и 7, первый фильтр 8 нижних частот, первый и второй фильтры 9 и 10 промежуточных частот, фазовый детектор 11, два аналого-цифровых преобразователя

12 и 13, два амплитудных компаратора

14 и 15, первый генератор 16 импульсов сдвига, и первых регистров 1 7. 1, 1631456

1 7. 2,..., 1 7. и сдвига, и вторых р еги-; стров 18. 1, 18. 2,..., 18,п сдвига, второй генератор 19 импульсов сдвига, первый цифро-аналоговый преобразователь 20, второй и третий фильтры

21 и 22 нижних частот, второй цифроаналоговый преобразователь 23, два блока 24 и 25 выделения периода, первый реверсивный счетчик 26, третий цифроаналоговый преобразователь

27, четвертый цифроаналоговый преобразователь 28, второй реверсивный счетчик 29, блок 30 перемножения кодов, блок 31 усреднения и индикатор

32 (фиг. 1).

Первая и вторая линии 1 и 2 задержки, входами соединены с входом устройства, входы элементов 3 и 5 20 задержки соединены с выходами одноименных линий 1 и 2 задержки, вход инвертирующего усилителя 4 соединен с управляющим входом первого элемента 3 задержки, а выход с управляющим входом второго элемента 5 задержки, первый и второй смесители 6 и 7, первыми входами соединены с выходами одноименных элементов 3 и 5 задержек, вторые входы первого и второго сме- 30 сителей соединены с входом устройства, первый фильтр 8 нижних частот, выход которого соединен с входом инвертирующего усилителя 4, первый и второй фильтры 9 и 10 промежуточных частот, входы которых соединены с выходами одноименных смесителей 6 и 7, фазовый детектор 11, первый вход которого соединен с выходом первого фильтра 9 промежуточных частот, вто- 40 рой вход фазового детектора 11 соединен с выходом второго фильтра 10 промежуточных частот, а выход фазового детектора 11 соединен с входом первого фильтра 8 нижних частот, пер- 45 вый и второй аналого-цифровой преобразователь 12 и 13, аналоговые входы которых соединены с выходами одноименных фильтров 9 и 10 промежуточHbIK частот, llepBblH H BTopoH амплитудные компараторы 14 и 15, первые входы которых соединены с входами одноименных аналого-цифровых преобразователей 12 и 13, первый генератор 16 импульсов сдвига, п первых регистров ви17., 17,..., 17, сдвига, входы сдви-, га которых соединены с выходом первого генератора 16 импульсов сдвига, информационные входы каждого из перных п регистров сдвига соединены с одноименными выходами разрядов первого аналого-цифрового преобразователя 12, и вторых регистров 18, 18,..., 18 сдвига, информационные входы которых соединены с одноименными выходами разрядов второго аналого-цифроаого преобразователя 13, второй генератор 19 импульсов сдвига, выход которого соединен с входами сдвига и вторых регистров 18<, 18,..., 18 сд виг а, первый цифр оа н алоговый преобраэ ователь .20, входы которого соединены с выходами одноименных п первых регистров 17, 17 ... °,17, сдвига, второй фильтр 21 нижних частот, выход которого соединен с вторым входом первого амплитудного компаратора 14, третий фильтр

22 нижних частот, выход которого соединен с вторым входом второго амплитудного компара тора 15, второй цифроаналоговый преобразователь 23, входы которого соединены с выходами одноименных и вторых регистров 18, 18,...,18 сдвига, первый блок 24 выделения периода, вход которoro . соединен с выходом первого цифроаналогового преобразователя 20, второй блок 25 выделения периода, вход которого соединен с выходом второго цифроаналогового преобразователя 23, первый реверсивный счетчик 26, вход которого соединен с выходом первого блока 24 выделения периода, вход суммирования первого реверсивного счетчика 26 соединен с первым выходом первого амплитудного компаратора 14, а вход вычитания первого реверсивного счетчика 26 соединеи с вторым выходом первого амплитудного компаратора 14, третий цифроаналоговый преобразователь 27, входная шина которого соединена с выходной шиной первого реверсивного счетчика 26, а выход третьего цифроаналогового преобразователя 27 соединен с входом второго фильтра 21 нижних частот, четвертый цифроаналоговый преобразователь 28, выходом соединен с входом третьего фильтра нижних частот, второй реверсивный счетчик 29, выходной шиной соединен с входной шиной четвертого цифроаналогового преобразователя 28, вход второго реверсивного счетчика 29 соединен с выходом второго блока 25 выделения периода, вход суммирования второго реверсивно1631456

U (t) = U(t I + Ег (г)) сов(2о(ес (t-со+цсо(с)) +

+ 0 5 ((7$((g))2) +q(g (Г ()) + Д вЂ” мгновенная неидентичность

4р вид

50 го счетчика 29 соединен с первым . выходом второго амплитудного компаратора 15, а вход вычитания второго реверсивного счетчика 29 соединен с вторым выходом второго амплитудного компаратора 15, блок 30 перемножения кодов, входной шиной соединен с вы.ходной шиной первого реверсивного счетчика 26, вторая входная шина блока 30 перемножения кодов соединена. с выходной шиной второго реверсивного счетчика 29, блок 31 усреднения входной шиной соединен с выходной шиной блока 30 перемножения кодов, входная шина индикатора 32 соединена с выходной шиной блока 31 усреднения, Устройство работает следующим образом.

Пусть входной исследуемый ЛЧМ сигнал имеет вид и(с) = и(с) соо(2в(Е,Е +

+ О,S f,c*) + q(t) + 8с} (1) ,„)() =g + + 2 (с) — частота

F() о

ЛЧК сигнала;

V(e) — огибающая ЛЧМ сигнала, 0() — начальная фаза;

W — скорость изменения ЛЧМ

Т сигнала1 времени задержки одной линии задержки относительно другой

При этом Р(.о является постоянной. величиной, обусловленной технологической неидентичностью одной линии задержки относительно другой, а

g(, (С) является величиной переменной, обусловленной изменением величины времени задержки одной линии задержки относительно другой за счет температурных, временных н других флюктуаций. Первый и второй смесители 6 и 7 осуществляют операцию перемножения сигналов (1), (2) и (3) .

Составляющие сигнала суммарной частоты подавляются фильтрами 9 и 10 промежуточной частоты. Полагая, что первый и второй фильтры 9 и 10 промежуточной частоты работают в режиме

W — девиация частоты, То — длительность сигнала, (Я(с)

g (с ) = — — — — флюктуация фазы сиг5 d нала, Сигнал поступает на вторые входы первого и второго смесителей 6 и 7 непосредственно, а на первые входы, этих смесителей, задержанный первой и второй линиями задержки, в виде:

U I(t) = U(t-сс)соо (ги(Ео (t-со) +

+ о,5(,(t-i ) )+1е(с-С ) +

+ gc), (г) где (, — номинальная величина задержи о ки сигнала первой и второй линиями задержки.

Допустим, что в начальный момент ,времени управляемые фазовращатели не вносят какого-либо фазового сдвига между своим входом и выходом. В результате этого на первый вход пеового смесителя 6 поступает сигнал в виде (2), а на первый вход второго смесителя поступает сигнал (1), за30 держанный второй линией 2 задержки, в виде:

35 < резонансных усилителей-ограничителей,. то выходные сигналы первого и второго фильтров 9 и 10 промежуточ.— ной частоты имеют соответственно

11.о„(t) - (1осоо г)1(Е осо+

+fq(t) -g (л )g

UI)c

0,5 8 "о ()) +

+(t) (t) -I((t - 2 Яос (t))}

Анализируя (4) и (5) видно, что про.межуточные частоты первого и второго фильтров 9 и 10 промежуточных частот имеют разную величину, обусловленную величиной Х (,<(t), и, кроме того, величиной информационной составляющей в первом измерительном канале

1631456

+pq (e) -cg (t - ь, -I(0, )), де g(t) -((t — (-о л — Ь") = ", g(t) 1 (7) а во втором измерительном канале г соответственно

Q(t) - ({(t- 8 c,(t)) = () «+ (11(.о Q(t) 10

Выходные сигналы (4) и (5) поступают на соответствующие входы фазового детектора 11, на выходе которого образуется напряжение, пропорциональное величине 15 (t) = KU2coe 2 x(+ 66 (t)

+ а о о(t) + 0 ф () + (6)

+ и (t),, "j + где Ь(р (t) = g(t — с + Й (t) ) — 20 (0 л О

Выходное напряжение (6) фазового детектора 11. проходит через первый фильтр 8 нижних частот, и низкочастотная его составляющая, пропорциональная gn((й), поступает на управляющий вход первого элемента 3 задержки, непосредственно, изменяя в нем время задержки, а на вход второго элемента 5 задержки через инвер- 30 тирующий усилитель 4, имеющий коэффициент передачи по напряжению равный единице, изменяя время задержки с противоположным знаком. В зависимости от фазы управляющего напряжения на выходе первого фильтра 8 нижних частот первый и второй элементы 3 и

5 задержки вносят допслнительные малые задержки в измерительные каналы до тех пор, пока не будет ском- 40 пенсирована как технологическая неидентичность о (.о, так и температурная, временная и другие неидентичности /(,,). Таким образом переменная. л задержка U (о(й) в динамическом Режи- 45 ме с достаточной точностью будет поддерживать идентичность времени зад ержки сиг н ал а в одном и друг ом измерительных каналах. В этом случае величины промежуточных частот измерительных каналов будут с достаточно высокой точностью равны между собой. При этом и величины информативной составляющей в обоих измерительных каналах будут равны между собой.

Выходные напряжения первого и второго фильтров промежуточной частоты 9 и 10 в этом случае можно представить в виде: — исследуемая флюктуационная состав-. ляющая сигнала (1), Далее выходные сигналы . (7) фильтров 9 и 10 промежуточных частот поступают на два идентичных частотных демодулятора, работа которых будет рассмотрена ниже. Искомая информация в сигнале (7) содержится лишь в изменении частоты (фазы)- этого сигнала. Результатом демодуляции сигналов (7) обоими демодуляторами будут низкочастотные сигналы, несущие информацию о флюктуации частоты исследуемого сигнала (1) в виде

Ц Ии = "о "() (8)

Величины информационных составляющих в обоих измерительных каналах благодаря использованию управляемых фазовращателей как управляемых линий задержки оказываются одинаковыми по величине. По этой причине точность измерения предлагаемым устройством оказывается более высокой.

Выходное напряжение блока 31 усреднения, где усредняется произведение сигналов измерительных каналов при достаточно большом времени Т, будет равно и - { и „„(с)ак (9) Амплитудные компараторы 14 и 15, предназначенные для формирования на двух своих выходах сигналов с ампли)тудами, равными "1", управляют счетом (суммированием и вычитанием) реверсивных счетчиков 26 и 29. в зависимости от величин амплитуд сравниваемых сигналов, поступающих на их входы. Амплитудные компараторы 14 и 15 представляют собой сравнивающие устройства с гистерезисом, каждый из которых имеет по два входа, два выхода и "трехзначную" логику работы:

«n EC{(t) «q)(t Вб о R

"o л d® ) и ()

1„= оа"

1, при Qsx — lIexg) ой, еыХ 1О,)

IIpH tax(Пр)(- о Ц) 1631456

10 ц р цвХ2. ь», ) (! !) вы» в

0, прН цвх, цвх, () (ь ! где ЦВых» и 0 в ы „((— выходные напряжения амплитудного компаратора, 1 Ц. — порог срабатыва1 ния компаратора.

Функциональная схема амплитудного компаратора, изображенная на фиг. 2, содержит дна интегральных амплитудных компаратора.

Гистерезис обеспечивается за счет собственного порога g U срабатывания каждого из компараторов А и А< (фиг.2) .

Цифроаналоговые преобразователи

20 и 23 представляют собой разрядные интегральные цифроаналоговые преобразователи, а цифроаналоговые преобразователи 27 и 28 представляют со бой К-разрядные интегральные цифроаналоговые преобразователи, Блоки 24 и 25 выделения периода предназначены для формирования из выходных сигналов первого и второго цифроаналоговых преобразователей 20 и 23 импульсной последовательности с амплитудой, равной "1", и часто- 30 той повторения, которая соответствует частоте следования положительных полуволн входного сигнала блока выцеления периода. Каждый блок 24 и 25 состоит, например, из интегрального амплитудного компаратора, одним из входов которого является вход блока выделения периода, выход компаратора является выходом блока ныделепия периода, а второй вход амплитудного компаратора имеет HyJIeBoA по- 40 тенциал .

Реверсивные счетчики 26 и 29, каждый из которых имеет один счетный и дна управляющих входа ("+" вход 45 суммирования и "-" вход вычитания) выполняет операцию суммирования и вычитания импульсов, поступающих на

его счетный! вход н зависимости от сигналов, поданных на его управляю- 5р щие входы. Разрядность реверсинных счетчиков К выбирается из условия обеспечения необходимой точности измерения.

Рассмотрим подробнее работу цифровых частотных демодуляторов в каждом измерительном канале на примере одного из них.

Предположим, что с выхода фильтра промежуточной частоты 9 на вход цифрового частотного демодулятора поступает сигнал вида (фиг.3a).

Ц4 (t) Uá sin Я! t ° (12)

Сигнал (12) поступает на первый вход первого амплитудного компаратора 14 и на вход первого аналого-цифрового преобразователя 12, который совместно с первым цифроаналоговым преобразователем 20, первым генератором 16 импульсов и и-первых регистров 17 !,! 7(2,..., 17 сдвига образуют цифровую линию задержки. Аналого-цифровой преобразователь 12 преобразует мгновенное значение сигнала, поступающего на его аналоговый вход, н цифроной и-разрядный код.

С выхода каждого разряда аналого) цифрового преобразователя 12 щ!фровой сигнал поступает на вход соответствующего регистра сдвига. Во всех регистрах 17,17,...,17 ) сдвига под действием и сдвигающих импульсов с выхода генератора 16 цифровые сигналы продвигаются по всем разрядам.

В результате чего па выходе всег регистров 17!,17,...,17!! сднига цифровые сигналы оказываются задержанными относительно выходных цифровых сигналов аналого-цифрового преобразователя 12 на время задержки

Тв(»)! = m Ò в()ьт (13) где Т„- период повторения выходных импульсов генератора 16 сдвиговых импульсов.

Выходные цифровые сигналы регистров 17l 17(2,...,17, сдвига поступают далее на вход первого цифроаналогового преобразователя 20, который образует на выходе аналоговый сигнал, который оказывается задержанным относительно аналогового сигнала на входе первого цифроаналогового преобразователя 12 на время Т,((. Поэтому сигнал (12) на входе первого блока 24 выделения периода принимает соответственно вид (фиг.Зб): мд(t) U sin 63,(t Т> А) (!4)

Блок 24 выделения периода формирует из сигнала (14) импульсную последовательность (фиг, Зн), имеющую нид: ((„„„(s) = sign (sinQ (s-Т ) (15) ()А ) которая формируется в моменты ! Ф перехода сигнала (14) че1631456

12 рез нулевые состояния. При этом образованная импульсная последовательность (15) оказывается задержанной на время Т, д относительно времен перехода незадержанного сигнала (1 2) через нулевые состояния. Далее импульсная последовательность (15) поступает на счетный вход первого реверсивного счетчика 26. Если в момент времени t реверсивный счетчик

26 находится в нулевом состоянии, т.е, выходные сигналы всех разрядов равны нулю, то выходное напряжение третьего цифроаналогового преобразователя 27 также равно нулю. Следовательно, и напряжение на втором входе первого амплитудного компаратора 14, прошедшего второй фильтр 21 нижних частот, тоже равно нулю (фиг.Зг и д).

С момента времени от t до (фиг.3a) напряжение сигнала (12) на первом входе первого амплитудного компаратора 14 изменяется по синусоидальному закону и к моменту времени

te + Т дд достигает величины ав (точка а<). Напряжение .на втором входе амплитудного компаратора 14 в это время остается по-прежнему нулевым по величине, Как только напряжение на первом входе первого амплитудного компаратора 14 достигает значения

gU, на его первом выходе образуется сигнал "1", поступающий на вход суммирования первого реверсивного счетчика 26,и разрешает суммирование.

Сигнал "1" на входе суммирования первого реверсивного счетчика 26 присутствует до тех пор, пока напряжение на первом входе первого амплитудного компаратора 14 превышает напряжение на его втором входе на величину $U — порога срабатывания этого компаратора. В результате этого в момент времени t< передний фронт первого импульса из последовательности (15) (фиг,3B) изменит состояние реверсивного счетчика на

+1. Это приводит к тому, что напряжение на выходе третьего цифроаналогового преобразователя 27 получит приращение на дискрету gU что приведет к повышению напряжения на втором входе .первого амплитудного компаратора 14.

В последующий промежуток времени от t до t напряжение на втором входе первого амплитудного компаратора 14 остается равным величине

AU, а на первом его входе изменяется

1О

55 по синусоид аль ному закону (фиг . За) .

В соответствии с этим и с учетом логики (10) и (11) работы амплитудного компаратора 14 на его выходе образуются сигналы соответствующих комбинаций логических единиц и нулей, которые поступают на управляющие входы (вход суммирования и вход вычитания) первого реверсивного счетчика 26 и разрешают как суммирование или вычитание счетных импульсов, так и запрещает их. Однако при этом первый реверсивный счетчик 26 не изменит своего состояния, так как на его счетный вход в это время от tg до не поступают счетные импульсы из последовательности (1 5) (фиг . Зв) .

В момент времени t на первом входе первого амплитудного компаратора 14 напряжение сигнала (12) достигает величины а (фиг.3a), а на втором его входе напряжение по-прежнему имеет величину PU. Если при этом величина ао 0 QU то на первом выходе амплитудного компаратора формируется сигнал "1", à íà его- втором выходе сигнал 0". Это приводит к тому, что передний фронт второго импульса из последовательности (15) (фиг.Зв) изменит состояние реверсивного счетчика 26 на единицу младшего разряда. В результате этого выходное напряжение второго цифроаналогового преобразователя 27 возрастает еще на одну дискрету и становится равным 2$U (фиг . Зг) . Одновременно возрастает и напряжение на втором входе первого амплитудного компаратора 14 до величины напряжения 2 (фиг.Зд), прошедшего второй фильтр

21 никних частот.

В последующие моменты времени ,...,t „ процессы, протекающие в устройстве, аналогичны рассмотренным выше, В указанные моменты времени передние фронты счетных импульсов из последовательности (15) изменяют состояние первого реверсивного счетчика 26 каждый раз на единицу младшего разряда. Такой процесс нарастания амплитуды выходного сигнала третьего цифроаналогового преобразователя 27 (фиг.Зг) и одновременного нарастания напряжения на втором входе первого амплитудного компаратора 14 (фиг.Зд) протекает до тех пор, например до пока между амплитудами напряжений на обоих входах первого амплитудного компаратора 14 выполнится усло1631456!

4 вие U y — U!! +8U ° В результате выz полнения такого условия, учитывая логику (10) и (11) работы амплитудных компараторов, на обоих выходах первого амплитудного компаратора 14 формируется си. нал "0". В этом случае передний фронт девятого импульса иэ последовательности (!5) не изменит состояние первого реверсивного счетчика 26. Такое состояние будет продолжаться до тех пор, пока Пб(,— — Uб!(а о U А так как частота входzного сигнала Я(= const и время задержки сигнала Т дд= const, то это условие может продолжаться сколь угодно долго. Цифровой код числа, записанного в первом реверсивном счетчике 26, характеризует частоту

Я, сигнала (12) в относительном виде. Если частота сигнала (12) изменится и станет, например, величиной

Я с,Я1, то точки сравнения а|, а, а,...,а (фиг.3a) располагаются ниже, чем в предыпущем случае.

При этом выходное напряжение второ- го цифроаналогового преобразователя

27 и второго фильтра 21 нижних частот, оказывается меньшим, чем в предыдущем случае, Цифровой код числа, записанный в первом реверсивном счетчике, теперь характеризует частоту Я .

Для обеспечения линейной зависимости между показаниями кодов чисел на выходе реверсивного счетчика 26 и значениями частот исследуемых сигналов необходимо выполнить условие, при котором точки а <,а,,...,а<, расположенные на линейной части синусоиды (фиг.За):

15

25

35

1 т3! с (16) где Š— номинальное значение частос ты сигналов, поступающих с выходов первого и второго фильтров 9 и 10 промежуточных частот, Режим работы цифрового частотного демодулятора, рассмотренный выше, когда частота постоянна, является по сути своей калибровочным режимом, т,е. устанавливается соответствие между заданными значениями частот и

55 показаниями индикатора 32.

Далее рассмотрим режим работы цифрового частотного демодулятора при воздействии на его вход частотномодулированного сигнала с выхода одного из фильтров 9 или 10 промежуточных частот, имеющего вид и, (с) - v,я(п(и,v + Eg(v)), В этом учае точки bf*bg ",bh на

U () (фиг.4а), характерйзующие величину амплитуды этого сигнала в моменты. времени t<,с,.. °,t< (моменты перехода задержанного сигнала через нулевые значения), не остаются на одном уровне, как в рассмотренном выше случае (фиг.2а), а изменяются в соответствии с законом изменения частоты исследуемого сигнала.

Процессы, протекающие в цифровом частотном демодуляторе, будут аналогичны рассмотренным ранее.

Пусть, например, в момент времени

t первый ревереивный счетчик 26 находится в каком-то ненулевом состоянии, то он перейдет в это ненулевое состояние как и в предыдущем случае, через некоторый промежуток времени, соответственно, на выходах каждого его разряда обр аз ована опр ед еленная комбинация "! и "0", т.е. записан цифровой код какого-то числа. Этому состоянию реверсивного счетчика 26 соответствует определенное выходное напряжение третьего цифроаналогового . преобразователя 27 (фиг.4в) . С момента вр емени t + Т * до t < (фиг . 4а) напряжение на первом входе первого амплитудного компаратора 14 увеличивается от нуля и к моменту t < достигает значения U (t<) = Ь(, в то время как на его втором входе напряжение постоянно по величине и имеет

I значение Us(t) (фиг.4г) . С учетом логики (10) и (11) работы компарато-, ра в момент t < на его первом выходе (выходе суммирования) формируется сигнал "1", а на его втором выходе (выходе вычитания) сигнал "0". В результате этого в момент времени передний фронт первого импульса из последовательности (15) (фиг.4в) изменит состояние первого реверсивного счетчика 26 на + 1, что в свою очередь приводит к возрастанию выходного напряжения второго цифроаналогового преобразователя на величину а ().

В последующий момент времени (фиг.4а) напряжение на первом входе первого амплитудного компаратора 14 имеет величину Ь, причем Ь() (Ъ|.

1631456

В результате этого в момент t перед1

i ний фронт второго импульса из последовательности (15) (фиг.4в) изменит состояние первого реверсивного счет чика 26 на "-1", что в свою очередь приведет к уменьшению выходного напряжения второго цифроаналогового преобразователя 27 на одну дискрету

hU. Далее в момент t„процессы протекают аналогично, т.е. происходит автоматическое слежение за величиной

l амплитуды U (t) сигнала (фиг.4а) в точках Ь,Ь4,...,Ь„. Изменение мгновенного значения кода числа, записан- 15 ного в первом реверсивном счетчике

26, оказывается пропорциональным изменению мгновенного значения частоты сигнала, поступающего на вход первого аналого-цифрового преобразователя.

Рассмотренные соотношения верны для ЛЧИ сигнала, не изменяющего знак производной при изменении частоты, В реальных ЛЧМ сигналах изменение частоты происходит по пилообразному закону, имеются нарастающие и ниспадающие по частоте участки. Дпя каждого из них также верны приведенные выше соотношения. Во время переходных процессов, когда изменяется знак производной изменения частоты, промежуточная частота спадает до нуля и появляется ее прежнее значение, если крутизны нарастающего и ниспадающего участков равны (фиг.5). Только в этом случае обеспечивается измерение флюк- 35 туаций частоты ЛЧМ сигнала. Для других видов ЛЧМ измерения возможны при времени усреднения меньшем, чем полупериод линейной частотной модуляции, 40

Формула изобретения

Устройство для измерения флюктуационной составляющей частоты сигналов с линейно-частотной модуляцией, содер-4

magee две линии задержки, входы которых соединены с входом устройства, два смесителя, два фильтра промежуточной частоты, два фильтра нижних частот, блок усреднения и индикатор, 50 входная шина которого соединена с выходной шиной блока усреднения, выход первого смесителя соединен с входом первого фильтра промежуточной частоты, выход второго смесителя со- у единен с входом второго фильтра промежуточной частоты, о т л н ч а ю— щ е е с я тем, что, с целью повышения точности измерения, в него вве— дены два элемента задержки, третий фильтр нижних частот, инвертирующий усилитель, фазовый детектор, два аналого-цифровых преобразователя, два амплитудных компаратора п первых и и вторых регистров сдвига, четыре цифроанапоговых преобразователя, два блока выделения периода, два реверсивных счетчика, два генератора импульсов, блок перемножения кодов, при этом первый вход фазового детектора соединен с выходом первого фильтра промежуточной частоты, входом первого аналого-цифрового преобразователя и первым входом первого амплитудного компаратора, второй вход фазового детектора соединен с выходом второго фильтра промежуточной частоты, входом второго аналогоцифрового преобразователя и первым входом второго амплитудного компаратора, выход фазового детектора через первый фильтр нижних частот соединен с управляющим входом первого элемента задержки и с входом инвертирующего усилителя, выход которого соединен с управляющим входом второго элемента задержки, вход которого соединен с выходом второй линии задержки, выход первого элемента задержки соединен с первым входом первого смесителя, второй вход которого соединен с входом устройства и вторым входом второго смесителя, первый вход которого соединен с выходом второго элемента задержки, вход первого элемента задержки соединен с выходом первой линии задержки, и выходов первого аналого-цифрового преобразователя соединены с входами первых и одноименных регистров сдвига, входы сдвига которых соединены с выходом первого генератора импульсов, выходы первых и регистров сдвига соединены с одноименными входами первого цифроаналогового преобразователя, выход которого через первый блок выделения периода соединен с входом первого реверсивного счетчика, вход суммирования которого соединен с первым выходом первого амплитудного компаратора, вход вычитания первого реверсивного счетчика соединен с BTopblM выходом первого амплитудного компаратора, второй вход которого через второй фильтр нижних частот соединен с выходом третьего цифроаналогового преобразователя, и выходов второго аналого-цифрового преобразователя

17. 1631456

18 соединены с входами вторых и одноименных регистров сдвига, входы сдвига которых соединены с выходом второго генератора импульсов, выходы вторых и регистров сдвига соединены с одноименными входами второго цифроаналогового преобразователя, выход которого через второй блок выделе-! ния периода соединен с входом второго реверсивного счетчика, вход суммирования которого соединен с первым выходом второго амплитудного компаратора, вход вычитания второго реверсивного счетчика соединен с вторым выходом второго амплитудного компаратора, второй вход которого через третий фильтр нижних частот соединен с выходом четвертого цифроаналогового преобразователя, первая входная шина блока перемножения кодов соединена с входной шиной третьего цифроаналогового преобразователя и выходной шиной первого реверсивного счетчика, вторая входная шина блока пере10 множения кодов соединена с входной шиной четвертого цифроаналогового преобразователя и выходной шиной второго реверсивного счетчика, а выходная шина блока перемножения кодов

15 соединена с входной шиной блока усреднения.

1б31456

163145Ь

1631456 д ю

Фиг. 1

Редактор M.Òîâòèí

Заказ 543 Тираж 420 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д . 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

48х

АЦ

Составитель В).Макаревич

Техред М.Дидык Корректор Т.Палий