Периферийный контроллер с последовательным интерфейсом

Периферийный контроллер с последовательным интерфейсом

Иллюстрации

Показать все

Реферат

 

Изобретение относится к информационноизмерительной технике, а именно к периферийным контроллерам с последовательным интерфейсом, и может быть использовано для автономной проверки исправности удаленных периферийных устройств, связанных с центральной УВК, во время проведения регламентных работ при эксплуатации, при изготовлении изделий и проверке его на этапе выпуска. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения самоконтроля периферийного контроллера совместно с последовательным интерфейсом с условиях эксплуатации. Периферийный контроллер содержит блок 1 управления, блок 2 индикации , реле 3 времени, пульт 4 управления, блок 5 последовательного интерфейса, коммутаторы 6 и 7 передачи и управления, переключатель 8. Сущность изобретения состоит в обеспечении самопроверки блока управления совместно с блоком последовательного интерфейса за счет включения контрольного оборудования в разрыв тракта передачи между блоками для автоматизации и упрощения проверки. 1 ил. сл с

(19) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s1)s 6 05 В 23/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОбРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4465888/24 (22) 26.07.88 (46) 28.02.91. Бюл. N. 8 (72) М.Я. Вертлиб, Ф.Г. Гордон, В.Е, Жевелев и E.È. Царев (53) 621,396(088.8) (56) Электроника (США), 1982, N. 77, с. 33.

Гибсон Г. Аппаратные и программные средства. МикроЭВМ. — М.: Финансы и статистика, 1983, с. 143, рис. 6.5.

Шевпопляс Б.В. Контроль, наладка и тестирование. — M.: Высшая школа, 1988, с. 71, 52. (54) ПЕРИФЕРИЙНЫЙ КОНТРОЛЛЕР С .

ПОСЛЕДОВАТЕЛЬНЫМ ИНТЕРФЕЙСОМ (57) Изобретение относится к информационноизмерительной технике, а именно к периферийным контроллерам с последовательным интерфейсом, и может быть использовано для автономной проверки исправности удаленных периферийных устройств, связанных с центральной УВК, во время проведения регламентных работ при эксплуатации, при изготовлении изделий и проверке его на этапе выпуска. Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения самоконтроля периферийного контроллера совместно с последовательным интерфейсор с условиях эксплуатации. Периферийный контроллер содержит блок 1 управления, блок 2 индикации, реле 3 времени, пульт 4 управления, блок 5 последовательного интерфейса, коммутаторы 6 и 7 передачи и управления, переключатель 8. Сущность изобретения состоит в обеспечении самопроверки блока управления совместно с блоком последова. тельного интерфейса за счет включения контрольного оборудования в разрыв тракта передачи между блоками для автоматизации и упрощения проверки, 1 ил.

1631523

50

Изобретение относится к информационно-измерительной технике и может быть использовано для проверки исправности периферийных устройств, связанных с управляющим вычислительным комплексом (УВК).

Цель изобретения — расширение функциональных возможностей за счет обеспечения самоконтроля периферийного контроллера в условиях эксплуатации.

На чертеже показана функциональная схема устройства.

Периферийный контроллер с последовательным интерфейсом содержит блок 1 управления, блок 2 индикации, реле 3 времени, пульт 4 управления, блок 5 последовательного интерфейса, коммутатор 6 передачи, коммутатор 7 управления, а также два переключателя 8 и 9 режимов.

Блок 1 управления состоит из формирователя 10 импульсов, генератора 11, делителя 12 частоты, решающего блока 13, выходного регистра 14, входного регистра

15, Пульт 4 управления содержит группу 16 ключей набора команды, кнопку 17 запуска, ключ 18.

На чертеже изображен вход 19 и выход

20.

Блок 5 последовательного интерфейса содержит регистр 21 формирования формата, инвертор 22, узел 23 проверки четности, биты 24 и 25 дополнения до четности, узел

26 проверки четности, регистр 27 приема, выделитель 28 стартового бита, триггер 29, элемент И 30, счетчик 31, элемент И 32, модулятор 33, демодулятор 34, формирователь 35 биимпульсного кода, выходной усилитель 36, делитель 37 частоты, генератор

38 тактовых импульсов, регенератор 39, выделитель 40 тактовой частоты, входной усилитель 41, выходной буферный регистр 42 и формирователь 43 импульса.

Периферийный контроллер с последовательным интерфейсом подключается к

ЭВМ (не показана) с помощью последовательного входа 19 и выхода 20, Устройство работает следующим образам.

При поступлении от ЭВМ в последовательном коде команды она демодулируется в демодуляторе 34, в котором из принимаемого сигнала выделяется сигнал тактовой частоты и принятые сигналы привязываются к выделенной тактовой частоте и регенерируются в регенераторе 39.

При отсутствии информации в линию постоянно передаются единицы (несущая частота). В начале передачи поступает стар-. товый импульс (О), затем информационный

40 байт, затем бит четности, затем два стоповых бита (1).

При поступлении стартового импульса он выделяется выделителем 28 стартового бита, сигналом с выхода которого запускается реле 3, триггер 29 переводится в состояние "1". снимает сброс со счетчика 31 и открывает элемент И 30, через который тактовая частота поступает на продвижение регистра 27 приема. Счетчик 31 о считывает количество тактов, равное формату команды, закрывает триггер 29, прекращая продвижение регистра 27, и открывает элемент

И 32, через который проходит сигнал результата проверки на четность в блоке 26 всех информационных символов и бита четности, поступающих в регистр 27. Сигналом с выхода элемента И 32 информация с информационных разрядов регистра 27 переносится в буферный регистр 42, а в решающий блок 13 поступает сигнал приема команды, Если решающий блок 13 готов обрабатывать полученную команду, он выдает на формирователь 10 импульса сигнал, который формирует импульс записи синхронный тактовой частоте блока управления

1 на регистр 15 блока управления 1, по которому команда из буферного регистра 42 переносится в регистр 15 и поступает на решающий блок 13, Блок управления 1 выполняет действия согласно полученной команде и по сигналу записи из решающего блока 13 записывает в регистр 14 сообщение, В режиме эксплуатации устройства сообщение из регистра передачи 14 поступает на коммутатор 6 передачи, через который сообщение поступает на входы регистра 21 формирования формата. Одновременно из решающего блока 13 поступает сигнал о выполнении команды (готовность выходного сообщения), который сбрасывает реле 3 времени и через коммутатор 7 управления поступает на формирователь 43 импульса. На выходе формирователя импульса 43 формируется короткий импульс от генератора 38 тактовых импульсов, по которому в регистр

21 формирования формата записывается стартовый бит (О) и через инвертор 22 — два стоповых бита (1).

Одновременно в узле 23 проверки четности формируется бит дополнения до четности, который записывается в разряд 24 четности регистра 21, который продвигается сигналами тактовой частоты с выхода делителя 37.

Информация начиная со стартового бита через модулятор 33 в составе формирователя 35 биимпульсного кода и выходной

1631523

55 усилитель 36 через переключатель 8 поступает в линию на ЭВМ.

В режиме контроля объекта управления ключ 18 переключает коммутаторы 6 и 7, а переключателями 8 и 9 замыкается цепь передачи и приема блока последовательного интерфейса 5. При этом на вход коммутатора 6 передачи подключаются ключи группы

16 пульта 4, разрывается цепь готовности на входе коммутатора 7 управления, вместо которой подключается кнопка запуска 17 пульта 4.

Ключами 16 набирается заданная команда, которая поступает через коммутатор

6 передачи на входы регистра21. При нажатии кнопки запуска 17 через коммутатор 7 управления сигнал запуска поступает на формирователь 43 импульса, на выходе которого формируется одиночный короткий импульс, длительность которого определяется частотой тактового генератора 38. Импульсом от формирователя 43 импульса врегистр формирования формата записываются стартовый бит (О), два стоповых бита (1) через инвертор 22 и бит дополнения до четности через узел 23 проверки четности, Информация из регистра 21 через модулятор 33 и переключатель 42 поступает на вход демодулятора 34, где информация регенерируется блоком 39 на выделенной тактовой частоте.

При поступлении стартового бита (О) он регистрируется выделителем 28 стартового бита, который запускает реле 3 времени, и переводит триггер 29 в состояние "1", открывая элемент И 30, через который тактовая частота с выделителя 40 тактовой частоты демодулятора поступает на продвижение регистра 27. Одновременно снимается сброс со счетчика 31 и счетчик отсчитывает число импульсов продвижения, равное формату команды, после чего триггер 29 устанавливается в состояние "0", прекращая продвижение регистра.

Информационные биты и бит четности регистра 27 проверяются на четность в блоке 26 проверки четности, после чего через элемент И 32 в буферный регистр 42 записывается информация из регистра 27 приема. Одновременно сигнал приема команды, формируемый элементом И 32, поступает в решающий блок 13. При готовности обработки команды решающий блок 13 выдает сигнал на формирователь 10 импульса, который с помощью сигналов генератора 11 тактовой частоты, от которого через делитель 12 татовая частота поступает на решающий блок 13, формирует импульс записи в входной регистр 15 блока 1 управления . Решающий блок 13 выполняет по

35 полученной команде требуемые действия и выдает сообщение в регистр 14, которое записывается в этот регистр по сигналу из решающего блока 13 и отображается в блоке 2 индикации.

При поступлении команды выделителем

28 стартового бита запускается реле времени 3, которое определяет время до появления на выходе блока 1 управления сигнала

"Готовность", т.е. время, втечение которого блок 1 управления должен выдать сообщение о выполнении команды и сбросить реле

3 времени. Если в течение заданного времени сообщение не поступило, реле 3 времени формирует сигнал "Неисправность". Если сигнал "Готовность" на выходе решающего блока 13 появляется раньше, он сбрасывает реле 3 времени и сигнал неисправности не формируется.

Формула изобретения

Периферийный контроллер с последовательным интерфейсом, содержащий блок управления и блок последовательного интерфейса, параллельный информационный выход и первый выход запуска которого соединены соответственно с информационным входом и входом запуска блока управления, отл ича ю щи йс я тем, что, с целью расширения функциональных возможностей за счет обеспечения самоконтроля периферийного контроллера в условиях эксплуатации, в него введены коммутатор передачи, коммутатор управления, реле времени, пульт управления, два переключателя режимов и блок индикации, первый информационный вход которого соединен с информационным выходом блока управления и первым информационным входом коммутатора передачи, а второй информационный вход — с выходом реле времени, вход запуска которого соединен с вторым выходом запуска блока последовательного интерфейса, выход готовности блока управления соединен с входом сброса реле времени и первым информационным входом коммутатора управления, информационный, управляющий выходы и выход запуска пульта управления соединены соответственно с вторым информационным входом коммутатора передачи, управляющими входами коммутаторов передачи и управления, вторым информационным входом коммутатора управления, выход коммутатора передачи соединен с параллельным информационным входом блока последовательного интерфейса, выход коммутатора управления соединен с входом запуска блока последовательного интерфейса, ггоследовательные вход и выход которого соединены соответственно с

1631523

Составитель В. Гришин

Редактор Л. Пчолинская Техред М.Моргентал Корректор М. Демчик

Заказ 546 Тираж 476 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 переключающими контактами первого и второго переключателей режимов, первые переключаемые контакты первого и второго переключателей режимов объединены, второй переключаемый контакт первого переключате- 5 ля режимов является последовательным информационным выходом, а второй переключаемый контакт второго переключателя режимов является последовательным информационным входом периферийного контроллера с последовательным интерфейсом.