1633492 - Преобразователь угла поворота вала в код

Преобразователь угла поворота вала в код

Иллюстрации

Показать все

Реферат

Изобретение относится к автоматике и вычислительной технике, а именно к преобразователям угла поворота вала в код. Целью изобретения является повышение точности преобразователя угла поворота вала в код за счет снижения скоростной составляющей погрешности . Цель достигается тем, что в преобразователь, содержащий синуснокосинусный датчик угла, постоянное запоминающее устройство (ПЗУ), два перемножающих цифроаналоговых преобразователя ( ЦАШ , аналоговый сумматор, реверсивный счетчик, четыре ключа, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, устройство выборки и хранения, инвертор, интегратор, преобразователь напряжение - код, два регистра, блок вычитания , блок суммирования, преобразователь код-частота, блок синхронизации и компаратор, введены второе устройство выборки и хранения, второй преобразователь напрях;ение-код, третий и четвертый регистры, второй и третий блоки суммирования. Введенные в преобразователь блоки образуют канал измерения угловой скорости, причем в отличие от устройства-прототипа формирование кода скорости осуществляется одновременно с формированием кода угла и при неизменном коде на входах ПЗУ. Это позволяет снизить скоростную составляющую погрешности за счет исключения погрешностей ПЗУ и ЦАП и, кроме того, уменьшить коэффициент коррекции скоростной погрешности первого блока суммирования и, таким образом , исключить возможную немонотонность изменения выходного кода угла при равномерном вращении вала. 3 ил.,. 1 табл. «Л О со со 4Ь 9

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1633492

А1 (5I)5 Н 03 И 1/48, 1/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4684695/24 (22) 15.03.89 (46) 07.03.91. Бюл. 9 9 (72) М.IO.Виноградов, И.В.Гунченков, Ю.Д.Иванов, Ал.В.Логинов, Ан.В.Логинов, Ю.А.Пречисский и С.В.Терещенко (53) 681.325(088.8) (56) Вульвет Дж, Датчики в цифровых системах. вЂ” М.: Знергоиздат, 1981, с.)52.

Авторское свидетельство СССР

У 14518Ы, кл. Н 03 11 1/48, 1987. (54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА

ВАЛА В КОД (57) Изобретение относится к автоматике и вычислительной технике, а именно к преобразователям угла поворота вала в код. Целью изобретения является повышение точности преобразователя угла поворота вала в код за счет снижения скоростной составляющей погрешности. Цель достигается тем, что в преобразователь, содержащий синуснокосинусный датчик угла, постоянное запоминающее устройство (ПЗУ), два перемно;.;ающих цифроаналоговых преобразователя (ЦАП,, аналоговый сумматор, Изобретение относится к автоматике и вычислительной технике, а именно к преобразователям угла поворота вала в код, Цель изобретения вЂ” повышение точности преобразователя угла поворота

2 реверсивный счетчик, четыре ключа, два элемента ИСКЛРЧА10ЩЕЕ ИЛИ, устрой" ство выборки и хранения, инвертор, интегратор, преобразователь напряжение вЂ” код, два регистра, блок вычитания, блок суммирования, преобразователь код-частота, блок синхронизации и компаратор, введены второе устройст во выборки и хранения, второй преобразователь напря>.;ение-код, третий и четвертый регистры, второй и третий блоки суммирования. Введенные в преобразователь блоки образуют канал измерения угловой скорости, причем в отличие от устройства-прототипа формирование кода скорости осуществляется одновременно с формированием кода угла и при неизменном коде на входах

ПЗУ. Это позволяет снизить скоростную составляющую погрешности за счет исключения погрешностей ПЗУ и ЦАП и, кроме того, уменьшить коэффициент кор рекции скоростной погрешности первого блока суммирования и, таким образом, исключить возможную немонотонность изменения выходного кода угла при равномерном вращении вала. 3 ил., 1 табл. вала в код путем снижения погрешности, пропорциональной скорости вращения вала, исключения немонотонности изменения кода угла при равномерном вращении вала, а также повышение точности фдрмирования кода угловой скорости.

1633492

На фиг.1 приведена структурная схема преобразователя угла поворота вала в код; на фиг.2 вЂ” структурная схема блока синхронизации; на фиг.3 вЂ” временные диаграммы, поясняющие работу преобразователя.

Преобразователь угла поворота вала в код содержит синусно-косинусный датчик 1 угла (СКДУ), постоянное запо-10 минающее устройство 2 (ПЗУ), перемножающие цифроаналоговые преобразователи 3 и 4 (ЦАП), аналоговый сумматор 5, реверсивный счетчик 6, ключи 7 и 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, устройство 10 выборки и хранения (УВХ), ключи 11 и 12, иннертор 13, интегратор 14, преобразователь 15 напряжение-код (ПНК), регистры 16 и 17 блок 18 суммирования, блок 19 суммирования, преобразователь 20 кодчастота (ПКЧ), блок 21 синхронизации компаратор 22, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 23, устройство 24 выборки и хранения, преобразователь 25 напряжение.25 код, регистры 26 и 27, блок 28 вычита. ния, блок 29 суммирования.

Блок 21 синхронизации содержит усилитель-ограничитель 30, делитель 31 частоты, одновибратор 32, 30 двоичный счетчик 33, генератор 34 импульсов, постоянное запоминающее устройство 35 (ПЗУ).

На диаграммах фиг,3 обозначены входной сигнал 36 блока 21 синхрони35 зации, выходной сигнал 37 аналогового сумматора 5 и сигналы а-м на соответствующих выходах блока 21 синхронизации.

Блок 21 синхронизации вырабатыва- 40 ет сигналы, управляющие работой преобразователя. Напряжение управления на выходах а-м блока 21 синхронизации формирует ПЗУ 35, данные состояний которого приведены в таблице. Входы ПЗУ 35 подключены к выходам пяти старших разрядов двоичного счетчика 33, подсчитывающего импульсы генератора 34 импульсов, частота следования которых о ° (1) где I вЂ” число разрядов двоичного счетчика 33;

f вЂ” частота опорного напряжения. о

Синхронизация блока 21 синхронизации с опорным напряжением. произ55 водится цепью: усилитель-ограничитель 30, делитель 31 частоты с коэффициентом деления четыре и одновибра тор 32, формирующий импульс установки с етчика 33 в исходное (нулевое) состояние. Таким образом, обнуление двоичного счетчика 33 происходит через каждые четыре периода опорного напряжения. За это же время, в соответствии с зависимостью (1), счетчик 33 возвращается в исходное состояние под действием счетных импульсов, т.е. сигнал обнуления осуществляет синхронизацию импульсной последовательности, формируемой на выходах счетчика 33, с начальной фазой опорного напряжения. Число разрядов I двоичного счетчика 33 выбирают из условия обеспечения требуемой точности синхронизации (Е > 5).

Преобразователь угла поворота вала в код работает следующим образом.

Цикл преобразования начинается в момент перехода опорного напряжения

U о„ через нулевое значение в область положительных значений. В этот момент двоичный счетчик 33 устанавливается в нулевое состояние и в соответствии с таблицей состояний ПЗУ 35 на управляющие входы ключей 7 и 8 поступает единичный потенциал с первого выхода а блока 21 синхронизации. Ключи 7 и 8 замыкаются, подключая к входу ЦАП 3 напряжение U с выхода си5 нусной обмотки СКДУ 1, а к входу

ЦАП 4 вЂ” напряжение Ц с выхода косинусной обмотки. Единичный потенциал подается также на управляющий вход

ПЗУ 2. При этом на цифровые входы

ЦАП 3 поступает 1-разрядный код числа

В 2

L = (2 вЂ” 1) cos (---- N)

1 2К а на цифровые входы ЦАП 4 вЂ” 1-разрядный код числа ,Я . 2н

L = (2 вЂ” 1) sin(--- N+ и )

2 2 к о где i4 вЂ” код цепи обрагной связи разрядностью k, хранящийся в регистре 17 беэ изменения в течение всего цикла преобразования, что позволяет исключить зависимость максимальной частоты обновления выходного кода угла ИО от времени Т> установления ЦАП 3 и 4. В данном устройстве Тц не должно превышать интервал времени от момента записи кода K в регистр 17 (по фронту единичного потенциала на девятом выходе М ПЗУ 35) до момента начала очередного цикла преобразования (момент на фиг.3). Для временных диаграмм, гриведенных на фиг. 3, Тц < 1/4f и может превышать минимальный период ления выходного кода угла N 0(.;

Напряжения на выходах ЦАП 3 и описываются соотношениями

2 вЂ” 1

= U

3 5

2 -1 е

П др 11

4 с

2и

cos (----N) °

2п г

sin (---;!+ к )

2»

1633492 обновС момента времени t (восьмая комбинация входных сигналов ПЗУ 35)

UAII 4 ключ 12 размыкается, а на управляющий вход 2 поступает сигнал логического нуля. При этом коды, поступающие на

ЦАП 3 и 4, меняются между собой. (2) Р . 2н

L = (2 вЂ” 1) sin(2q N+ и ); (5)

1 (3) Ь = (2 вЂ” I ) cos (вЂ” вЂ” N)

0 2к

2. 2» (>) Подставив в формулы (2) и (3) выражения для выходных сигналов

СКДУ I

V К, sin+ . зтпСд t;

Бс V o Кт соз М sin Ыо где 7 К вЂ” максимальная амплитуда выходных сигналов

СКДУ 1;

U „„„- амплитуда опорного напряжения;

К вЂ” коэффициент трансформат ции СКДУ 1;

Я вЂ” круговая частота опорного напряжения, после преобразования получаем завивЂ” симость для выходного напряжения аналогового сумматора 5

2 вЂ” 1

x sin(ф вЂ” вЂ” „- N) sin Я t (4)

С целью упрощения полученной зависимости коэффициенты передачи перемножающих 1!АП 3 и 4 в соотношениях (2) и (3) приняты равными.

B начале цикла преобразования, в соответствии с таблицей, ключ 11 замкнут и напряжение U поступает на ф Ф вход интегратора 14. В момент времени t (фиг. 3), соответствующий установлению четвертой комбинации сигналов на входах ПЗУ 35, ключ 11 размыкается, а ключ 12 замыкается и выходное напряжение аналогового сумматора 5 U поступает на вход интеграЪ тора 14 через инвертор 13. Таким образом осуществляются синхронное двухполупериодное выпрямление сигнала U и интегрирование выпрямленного сигнала в течение периода питающего напряжения. При этом полностью подавляются квадратурные и четные гармонические составляющие сигнала 0 ., а остальные высокочастотные составляющие ослабляются.

Одновременно в момент t с пятого выхода g блока 21 синхронйзации подается сигнал логической единицы на управляющий вход элемента ИСКЮЧА10ЩЕЕ ИЛИ 9, и значение старшего разряда кода LI инвертируется, т.е. выражение (5) принимает вид

20 . L = (2 вЂ” 1) sin (---N)

1 2" (7)

Используя зависимости (6) и (7), получаем следующее выражение для выходного сигнала аналогового суммато25 ра 5:

U = V К вЂ” вЂ”: вЂ” cos(0/- -- -N)k 0 <0 т 2» х slnuot

В установившемся состоянии электронной следящей системы (ЭСС) ----N =

2»

= (». и амплитуда выходного с, гнала аналогового сумматора 5 соответствуе-.

35 максимальной амплитуде выходных сигналов СКДУ l. В течение действия девятой комбинации сигналов на входах

ПЗУ 35 с шестого выхода 1 ПЗУ 35 поступает сигнал логической единицы на

4О управляющий вход УВХ 10 и выходное напряжениЕ УВХ IO начинает повторить

eIо входной сигнал. Максимальное значение U выходного сигнала аналогово«- nI го сумматора 5 фиксируется на выхо45 де УВХ 10 в момент времени ty, соответствующий установлению десятой комбинации сигналов на входах ПЗУ 35. Сиг" нал на выходе УВХ 10 служит опорным напряжением для ПНК 15 и ПНК "5. Таким образом устраняется влияние на точность преобразования температурной и временной нестабильности амплитуды опорного напряжения Г и коэффициента

on трансформации СКДУ 1.

В момент времени t4 (установление одиннадцатой комбинации сигналов на входах ПЗУ 35) на всех выходах блока 21 синхронизации устанавливается нулевой потенциал, ключи 7 и 8 возвра1633492

" вх = +F выходное напряжение УВХ 10.

Из выражения (8) видно, что выходной код ПНК )5 не зависит от амплитуды опорного напряжения и коэффициента трансформации СКДУ 1, Число I заносится н регистр 16 н момент t соответствующий установлению двадцать второй комбинации вход50

55 щаются н исходное состояние, подключая сигнал Г к входу ЦАП 4, а сигнал U вЂ” к входу ЦАП 3, На цифровые входы ЦАП 3 и 4 до момента установ5 пения двадцать третьей комбинации сигналов на входах ПЗУ 35 поступают коды чисел L < и I.<, определяемые выражениями (5) и (6) . При этом с учетом равенства коэффициентов передачи

ЦАП 3 и 4 зависимость для выходного напряжения L аналогового сумматора 5 совпадает с соотношением (4).

На интервалах t >-t + H 1б -t < производится интегрирование соответ- 5 стненно инвертированного и неинвертиронанного напряжения U . В результате переключения ключей 7 и 8 и коммутации входных кодов умножающих

ЦАП 3,4 составляющие погрешности, содержащиеся н сигнале П,вЂ на интервалах времени t>-t2 и t>-t 7 и обусловленные неравенстномкоэЬфициентов передачи ЦАП 3 и ЦАП 4, взаимно компенсируются при суммировании на ин- 25 теграторе 14 напряжений, накопленных за эти интервалы времени. Выражечие для напряжения на выходе интегратора 14 к моменту времени t> имеет вид т12 т 30

Udt вЂ” вЂ” Udt йР

1 (1 1а

U dt + -- " U

С ф,1

8(„, К„г -1

Р )T ги

s in ((х вЂ” --- N)

С о(: 2 2 " 35

A где ь вЂ” постоянная времени интегратора 14, Для преобразования выходного сигнала интегратора 14 в код использует40 ся интервал времени t -ts, в течение которого ПНК 15 формирует i-разрядный код числа

Пир 2 2

1 ° 2 К -- = - -. н1п(Ф вЂ” ---N) о 1U р,у 2 и гк

2 О* (8) где К = вЂ” г-- вЂ” коэффициент пре16Т 2 образования ПНК 15; ных сигналов ПЗУ 35. В момент, соответствующий установлению двадцать третьей комбинации сигналов на входах ПЗУ 35, на восьмом выходе л ПЗУ 35 формируется потенциал логической единицы, по которому производится сброс (обнуление) интегратора 14.

В момент времени t(, когда завершается первый этап интегрирования выходного напряжения аналогового сумматора 5, по спаду единичного потенциала на девятом выходе ж ПЗУ 35 выходное напряжение интегратора 14 формируется УВХ 24. Код I этого напряжения, сформированный на выходах ПНК 25, по фронту единичного потенциала на одиннадцатом выходе з ПЗУ 35 записывается в регистр 26. На интервале времени t9 о вновь производится интегрирование выходного напряжения аналогового сумматора 5. Результат интегрирования фиксируется УВХ 24 в момент

Код I выходного напряжения УВХ 24 поступает на первую группу входов блока 28 вычитания, на выходе которого формируется код числа

9 (а <)Км где К м вЂ” масштабный коэффициент.

Для временных диаграмм, приведенных на фиг.3, К ц = 4/3. Код числа I y записывается н регистр 27 по положительному перепаду напряжения на двенадцатом выходе и ПЗУ 35 в момент установления тридцатой комбинации сигналон íà его axîäàõ.

При 0 = const код на выходах реверсинного счетчика 6 изменяется до тех пор, пока на выходах ПНК 15 не установится код Is = О, что соответствует равенству

N =(К

2" о

Для обеспечения устойчивости элект. ронной следящей системы (ЭСС), отрабатывающей рассогласование между углом ф,и выходным кодом N, код N цепи обратной связи ЭСС формируется на выходе двоичного блока 18 суммирования как сумма входного Io и выходного N > кодов цифрового интегратора, состоящего из ПКЧ 20 и реверсивного счетчика 6

N= Nn+ о

Во время переходного процесса установления выходного кода Ng (при ф4 = const и выборе коэффициента преобразования ПНК 25 К = 4К() Т.q

1633492

1п> а 1> =- О, т.е. выходной код

N<, каналы формирования кода скорости, хранящийся в регистре 27, не оказывает влияния на устойчивость 3CC.

С целью устранения ложного согласования 3CC (Io = О), которое,Kÿê следует иэ зависимости (8), Boзникает при

2 и, л

--->« = 0(+ II (9)

10 в схему преобразователя введены компаратор 22 и элемент ИСКЛЮЧЛЮ1ЦЕЕ

ИЛИ 23. В случае выполнения соотношения (9) напряжение на выходе УВХ 1О становится отрицательным, на выходе компаратора 22 устанавливается потенциал логической единицы и элемент

ИСКЛЮЧАЮ1 1ЕЕ ИЛИ 23 инвертирует значение старшего разряде Bhl? . диого кода N блока 19 суммирования.

Код Т э будет нулевым лишь при

0(= const. Если же угол ф изменяется с постоянной скоростью, то код пропорционален скорости изменения О<. и используется для комгенсации ско- 25 ростной погрешности преобразователя, ы также поступает на выход преобразователя (N43 вЂ” вЂ” I3) и можетиспольэоваться для целей коррекции цифровой системы автоматического регулирования, 30 включающей преобразователь угл поворота вала в код. Формированис кода I > производится при неизменном значении кода N на входах П3У 2, т.е. погрешности ПЗУ- 2-4 не оказыва35 ют влияния на величину I . Таким образом повьш ается точность формирования кода Е, пропорционального скорости вращения вала СКДУ 1, и, следовательно, повышается точность компен- 40 . сации скоростной погрешности преоор.>зователя, т ° е. повышается точность преобразования угла поворота вала в код.

В установившемся режиме код Iд, 45 поступающий на один из входов (на первую группу входов блока 29 суммирования) цифрового интегратора, состоящего иэ ПКЧ 20 и реверсивного счетчика 6, будет нулевым при фиксированном положении вала (1х,= const) и при вращении вала с постоянной скоростью. В последнем случае скоростная погрешность, присущая ОСС с астатиэмом первого порядка (с одним интегратором в контуре регулирования), ком5S пенсируется введением в контур регулирования кода I, пропоци«нального скорости вращения вала. Мгновенное значение кола угла N< при этом i тстэет от текущего углового положения вала на время, равное части длительности одного цикла преобразования. В то же время у известного устройства запаздывание выходного кода превьппает длительность цикла преобразования.

Таким образом, у предлагаемого устройства удается уменьшить значение ко >ффициента коррекции скоростной погрешíocTn блс на 19 суммирования, вырабатывающего выходной код угла

1 + к, т (10) где К „. вЂ” коз,1>фициент коррекции скорсстной погрешности, зависящий . т задержки выхе,ной информапии (кода Тп) относительно начала циклы преобразования. Для временных диаграмм, приведенных на фиг.3, Кc = 0,375. При таком значении К исключается немонос тонность изменения выходного кода N, которая может возникнуть в известном устройстве при равномерном вращении вала СКДУ i.

Пусть, напримср! вал СКДУ 1 вращается со скоростью, с ответствующей промежуточному значепгю между единицей первого и второго младших разрядов регистра 27. В «том случае под воздействием помех происходит случайное переключение кода 13 от значения

0...001 к значению 0...010 и обратно в различных циклах преобразования.

В известном устройстве, имеющем коэффициент коррекции в выражении (10)

Ке = 1,65, такие переключения кода

1 з вызывают переключение кода корректирующей добавки I К соответст1 венно в единицу (целая часть от

1x1,65) и три единицы (целая часть от 2x1,65) младшего разряда, т.е. выходной код угла Ng случайно изменяется, увеличиваясь или уменьшаясь на две единицы младшего разряда. Такое переключение выходного кода 11

Х при равномерном изменении углы (. может вызвать сбои в работе цифровой системы автоматического регулирс вания, включающей преобразователь угла поворота вала в код, и требует специальных мер для обеспечения устойчивости этой системы.

В предлагаемом устройстве укаэанные выше естественные переключения младшего разряда кода Iq ие вызывают переключения выходного кода угла N .-,, р > так как приращение кода ? Ко, соответствующее приращению кола скорости

11 !б33492

I на единицу младшего разряда, будет менее единицы (Ix0,375) и при постоянной скорости вращения вала выходной код Ng изменяется монотонно. Частота обновления кода угла N при этом опре- 5 деляется частотой следования импульса

ПКЧ 20

f пк 0> 25fo I э и в течение цикла преобразования оста вЂ ется постоянной. Причем, как отмечалось, f11 может превышать предельную частоту преобразования умножающих

ЦАП 3 и 4.

Формул а изобретени я

Преобразователь угла поворота вала в код, содержащий синусно-косинусный датчик угла, вход которого подключен 20 к источнику опорного напряжения, а выходы соединены с информационными входами первого и второго ключей, первая группа выходов постоянного запоминающего устройства, кроме выхода старшего разряда, соединена с цифровыми входами первого перемножающего цифроаналогового преобразователя, аналоговый вход которого подключен к выходу первого ключа, а выход соединен 30 с первым входом аналогового сумматора, второй вход которого подключен к выходу второго перемножающего цифроаналогового преобразователя, аналоговый вход которого подключен к выходу второго ключа, а цифровые входы соединены с второй группой выходов постоянного запоминающего устройства, выход старшего разряда первой группы выходов которого соединен с первым 40 входом первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого соединен с входом старшего разряда первого перемножающего цифроаналогового преобразователя, вход первого устройства выбор- 45 ки и хранения подключен к выходу аналогового сумматора, а выход соединен с входом опорного напряжения первого преобразователя напряжение вЂ” код и одним входом компаратора, второй вход 50 которого подключен к общей шине, а выход соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход аналогового сумматора соединен также с информационными входами третьего ключа непосредственно и четвертого ключа через инвертор, выходы третье-, го и четвертого ключей соединены с информационным входом интегратора, выхоц которого соединен с информ,игцог1ным входом первог о преобразователя напряжение вЂ” код,выходы первого регистра соединены с первой группой входов первого блока суммирования, выходы которого через второй регистр подключены к входам постоянного запоминающего устройства, блок преобразования код-частота, выход которого соединен со счетным входом реверсивно.го счетчика, выходы которого соединены с второй группой входов первого блока суммирования, выход второго элемента ИСКЛЮЧАЮК1;1.. ИЛИ является одним выходом кода у »а поворота преобразователя, вход блока синхронизации подключен к источнику опорного напряжения, а вн.ходы соединены: первый с управляющими входами первого и второго ключей, второй вЂ” с управляющим входом постоянного запоминающего устройства, третий вЂ” с управляющим входом третьего ключа, четвертый с управляющим входом четвертого клнвЂ” ча, пятый вЂ” с г горым входом первого элемента ИСКЛ!ОЧАЮЩЕЕ ИЛИ, шестой с управляющим входом первого устройства выборки > хранения, седьмой вЂ” с упранляншгим входом первого регистра, восьмой вЂ” с входом > Сброс" интегратора, девятый вЂ” с управляющим входом второго регистра, блок вычитания, отличающийся тем, что, с целью повышения точности преобразователя, в него введены второе устройство выборки и хранения, второй преобразователь напряжение вЂ” код,третий и четвертый регистры, второй и третий блоки суммирования, а блок синхронизации снабжен дополнительными выходами с десятого по двенадцатый, выходы первого преобразователя напряжениевЂ” код соединень: с инв>ормационными входами первого регистра, выходы которого соединены с одной группой входов второго блока суммирования, выходы которого, кроме выхода старшего разряда, который соединен с входом направления счета реверсивного счетчика, соединены с входами преобразователя код вЂ” частота, выходы. реверсивного счетчика соединены с одной группой входов третьего блока суммирования, выход старшего разряда которого соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а остальные являются другими выходами кода угла гго ворота г|реобраэователя > выход интег14

1633492 ратора соединен с информационным входом второго устройства выборки и хранения, выход которого соединен с информационным входом второго преоб-! 5 раэователя напряжение -код,вход опорного напряжения которого подключен к выходу первого устройства выборки и хранения, а выход соединен непосредственно и через третий регистр с дру- )и гой группой входов блока вычитания, выходы которого соединены с информационными входами четвертого регистра. выхрды которого соединеными с другими группами входов второго и третьего блоков суммирования и являются выходами кода угловой скорости преобразователя, десятый выход блока синхронизации соединен с управляющим входом второго устройства выборки и хранения, одиннадцатый и двенадцатый соединены с управляющими входами третьего и четвертого регистров соответственно.

Состояние выходов ПЗУ 35 и соответствующих выходов блока 2) синхронизации

Состояние входов

ПЗУ 35 (а б в r д е ж з и к л м

00001

00011

00101

00111

0)001

0)01 1

0)100

01101

01111

)0000

10001

10011

10!00

10101

101)0

101)i

11001

11011

11101

11111

)

О 0 О О О

О О О О О

0 О О О О

1 О О О О

О О О О О

О О I О О

О О О I О

О О О О О

О О О 1 О

О 1 О О 1

О О О О 0

i 633492

Don

8 г г

3 и

1Риг.2

1633492 фиГ 3

Составитель N. Сидорова

Техред Л.Олийнык Корректор С.Невкун

Редактор Н.Лазаренко

Заказ 622 Тираж 475 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 а б

И г д е

/Ч

Преобразователь угла поворота вала в код

Патент 1633492