Интегрирующий аналого-цифровой преобразователь

Интегрирующий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электро - иэмерительной технике и предназначено для построения высокоточных средств измерения. Изобретение позволяет повысить точность измерения и расширить область применение посредством обеспечения измерения постоянного напряжения произвольной полярности. Поставленная цель достигается тем, что в интегрирующий аналого-цифровой преобразователь , содержащий операционные усилители 3 и 4, коммутаторы 1 и 9, интегратор 2, блок 7 управления, преобразователь 8 временного интервала в код, источник 5 опорного тока, введены интегратор 6 и делитель 10 напряжения , 2 з.п. ф-лы, 4 илS (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1633493

А1 щ) Н 03 М I/52

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4660274/?4 (22) 09.03.89 (46) 07.03.91. Бил. Ф 9 (71) Пензенский политехнический институт (72) Э,К. Нахов, H,А. Сипягин, В.Ц. Михотин и М.А. щербаков (53) 681.325.10(088.8) (56) Мартяшин А.И. Преобразователи электрических параметров для систем контроля и измерения. — М.: Энергия, 1976, с. 384.

Патент Англии 9 1417236, кл. Н 03 K 13/20, 1972. (54) 1!НТЕГРИРУ!О! ИЙ AHAIIOrO-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

{57) Изобретение относится к электро» измерительной технике и предназначено для построения высокоточных средств измерения. Изобретение позволяет повысить точность измерения и расширить область применения посредством обеспечения измерения постоянного напряжения произвольной полярности. Поставленная цель достигается тем, что в интегрирующий анало-и-"öèáðîâoé преобразователь, содержащий операционные усилители 3 и 4, коммутаторы и 9, интегратор 2, блок 7 управления, преобразователь 8 временного интервала в код, источник 5 опорного тока, введены интегратор 6 и делитель 10 на1 пряжения, 2 з.п. ф-лы, 4 ил1633493

Изобретение относится к электроизмерительной технике и может быть использовано для построения высокоточных средств измерений °

Цель изобретения — повышение точности измерения и расширение области применения посредством обеспечения измерения постоянного напряжения произвольной полярности. 10

На Ьиг.l приведена функциональная схема преобразования; на фиг,2 временные диаграммы работы преобразователя; на фиг.3 — - функциональная схема блока управления; на фиг.4 функциональная схема преобразователя временного интервала в код.

Преобразователь соедржит коммутатор l, интегратор ?, операционные усилители 3 и 4, источник 5 опор- 20 ного тока, интегратор 6, блок 7 управления, преобразователь 8 временного интервала в код, коммутатор 9, делитель 10 напряжения, выполненный на резисторах, интегратор 2 выпол- 25 нен на операционном усилителе 11, ключе 12, резисторах 13, конденсаторе 14. Коммутатор 1 выполнен на ключах 15.

Блок управления содержит гене30 ратор 16 опорной частоты, делитель

17 частоты, регистр 18 сдвига, RS-триггеры 19 и 20, элементы !ПИ 2126, 1пормирователь 27 импульсов, элементы И ?8-33, элемент ИЧИ 34.

Преобразователь временного интервала в код содержит управляемый сумматор 35 накал:плваищего типа, элементы 36 и 37 задержки, реверсивный счетчик 38 старших разрядов реверсив 40 ный счетчик Зс! младших разрядов, первая группа п+1 элементов И 4г1, вторая группа К+1 элементов И 41, где

n+1 и К+! соответственно число разрядов ренерсивных счетчиков 38 и 39, элементы ИП11 42 и 43.

Интегрирующий аналого-питеровой преобразователь работает следующим образом.

В момент времени (начало измере50 ния U ) блок 7 на своих первом — шесХ том управляющих выходах выстзвля T потенциальные сигналы, обеспечивающие

I размыкание ключей коммутатора 9, ключа 1?, ключей 15-2, 15-4 и замыкание

55 ключей 5-2 и 5-1 комму Tа гора 1, в результате чего на первый и второй информационные входы интегратора ?;Ioступает измеряемое напряже«ие !, и напряжени(л ("1е1н ния !. соответствел но, 11«тегриронапие измеряемого начряже«ия I!< и напряжения смещения Uct11, ведется в течение интервала времени

Тр/1„,составляет определеннуи часть образцового интервала времени Т. Сле1! 11 довательно, напряжение в точке а в момент времени Л можно записать следующим образом, 1, l

U"" = ((1 С Псм+ " + М"

1 Л01

""- о+!1а (t1) ° (2) где Uд(t. ) — напряжение в точке а

9 в мо;.ент времени

Л

t.q=

Ra

= — -- С Л вЂ” пос тоянная времени ин1Л+К q

TpI ð ITîðà собственное напряжение смещения интегратора 2; ! П(С!) — напряжение в точке а в момент времени

В момент времени, блок 7, выставляя соответствующие потенциальные уровни «а своих первом — шестом управляющих выходах, обеспечивает размыкание кли 1ей коммутатора 9, ключа 1?, ключей 15-?, 15-1 и 15-4 и замыка.лие клича 15-3. Следовательно, на первый информационный вход интег(3) л (с tg) о - л О °

llапряжение Ug(t >) в мент L > равно

U (t: >) =Ug(tI2) ( а Г.,Р4 точке а в мо1

U,— - 1,)Т,. () разомкнут, то

3 является

Так как коммутатор операционный усилитель нуль-органом, т ° p., выделя, т момент равеHcTBB нули напряжен!4я в точке а (момент времени t.g). Сигнал с выхо, операцио.п1ого уси .и"оля 3 поступаег в блок 7, которыи, в свою очередь, обеспечивает размыкание ключей 15-1, 15-;., 15-3 и 12 и замь1кание кличей коммутатор» 9, ключа I5-4, вследсгp;I Topa II(! c TvIIae T n1IopIIne напряжение

П, интегрирование которого ведется до момен,а времен: t > (в течение интервала времени ТЛ!, кроме того, начиная с момента времени t до момен2 та L y по первому информационному выходу блока 7 в преобразователь 8 поступают импу 1ьсы опорной частоты Ец, где они подсчитыва1.тся счетчиком старших разрядов. Код .11, получаемый в результате этого, равен

112(4) UQ(t4)+13 э (7) где 1Э вЂ” собственное напряжение смещения буферного операционного усилителя 3.

Тогда, напряжение в точке в равно

Бь(са) Ба(еа) — Ба(4) (>+

R 4+ Э

КЭ

+1 (1+ — ).

К<1

Следовательно, напряжение в ке б равно (8) точUg(t4)=U@(t4) 1g=Ua(t4) (1+ )+

В4 кэ

13(1+ ) 14

R4 (9)

Rg где 14 — собственное напряжение смещения операционного усилителя 4

Напряжение U (tÄ) запоминается на емкости интегратора 6. В момент времени Г4 заканчивается образцовый интервал времени Т. В этот же момент времени блок 7 обеспечивает размыкание ключей коммутатора 9 и замыкание ключа 12, что приводит к тому, что интегратор ? сбрасывается, т.е. происходит разряд конденсатора 14, Кроме того, происходит интегрирование вспомогательной опорной величины (тока Io) интегратором 6, которое заканчивается в момент времени t6, т.е. момент времени достижения напряжением U (t) порогового уровня (в данном случае нулевого).

В этот ке интервал времени 9„1б-Lq из блока 7 по третьему инбормацйонному выходу в преобразователь 8 поступают импульсы опорной частоты Ео, где они подсчитываются счетчиком 39.

Код N получаемый в результате этого, равен

1 1С fo(t6 t4)=fo < (10) 5 16 вие чего интегрируется собственное напряжение смещения 1 интегратора т.е. можно записать

Ua(t4)-Uq(t>)+ --- 12Тд. (5)

С2

Подставляя в выражение (5) значение

Uq(ty) из выражения (4), а затем

U С1(Г ) из выражения (2), можно записать

То То Tf

U4(tg) = UK+ всю Uo+ 2

+ „..— 1 (То+т, +T<)+U<(t,) (6) о )

Напряжение в точке г равно

33493

Момент времени t6„ т ние интервала времени Я<, операционным усилителе.: течение этого интервала в

5 тает как нуль-орган. Сиги операционного усилителя 4 на второй вход блока 7 °

Согласно временной диа, е, окончавыделяется который в ремени ра6оал с выхода поступает грамме можнам записать

118(" 4) = (11)

G2

В момент времени t начинается второй цикл преобразования, по длительности равный первому (Т). В момент времени 1: блок 7 обеспечивает замыкание ключа 15-1, а все остальные ключи находятся в разомкнутом состоянии. Таким образом, на второй ин20 формационный вход интегратора 2 поступает напряжение смещения Бсм, которое интегрируется в течение интервала времени, Следовательно, можно записать

25 1 1

НаИ7)="а(5)+(—, — "см+ г 12)То

R lСG,— см б,2 (12)

В момент времени t> блок 7 обеспечивает замыкание ключа 15-3 и размыкание ключа 15-1. На первый информационный вход интегратора 2 поступает опорное напряжение -Uo, интегрирование которого продолжается до момента времени t (в течение интерва35 ла времени t ), кроме того, начиная с момента времени t до момента времени t8, по второму информационному входу блока 7 в преобразователь 8 поступают импульсы опорной частоты Йо, 40 где они вычитаются в реверсивном счетчике 38. В результате на выходе данного счетчика с учетом (3) формируется код разности " интервалов времени Т1 и Та, т.е.

45 Мт(Т Т э) .. (13) Напряжение Uz(t +l в точке а в моI мент времени t< равно

1 I

50 "а(В) "а(т) (— Uo 7 — 12)Т . (14)

11& И

Работа устройства на интервале времени 14. аналогична работе устройства на интервале времени Т2, поэтому

55 .можно записать

То Тэ

Uo, Uo+ а RG ca

+. -7- l a(To+T >+T4)+Up (t );

1 (15)

1 633493

Ug(to)) Uq(tg) (I+ - )+1 (1+ — ) -ly. (16)

R R4

Ry R

Кроме того, согласно временной диаграмме можно записать 5

Ug(tg)= -- H2. то

6,2 (17)

Подставляя (15) в (16) и (6) в

R4 (9), а также принимая С =1+

3 получим соответственно т, т, т

136()= " Псм = 13о+ л. 12+

R G l кФ1

+U ("5) 1.Э (14 (18) т. е.

Ne=(8, — ф <о (21)

Вычитая (17) из (11), получаем

٠(t4) -U$ (tq) = (6< -Hg) —, (22)

Решая совместно уравнения (20) и (22), получаем о 2 4 3 11 о (23) 45

Выбирая то ы Л 3

13 ос й®4+R9) где n — - основание приня;ой системы счисления; К вЂ” количество дополнительных младших разрядов, можно записать и (т,-т5) (8,- 2) = —, 50 (24)

Блок 7 работает следующим образом.

В момент времени t <, по шине

"Пуск импульс через элемент 34 сбраГ то т@, T(U5« )= L 13х+ - — см — — 13о+

"RQG I Клс л 204

+ .— 1<+U (t <))d+grK-1+ (19)

Lg

Вычитая (19) из (18) и принимая

U (t Д=Ug(td,получаем то т

U8(4) 1 Б(" 9) = (11 м — 13о+ л

+ Uî) е °

2 (29) 25

Начиная с момента времени t g po момента времени t4g (интервал времени 6, по четвертому информационному выходу блока 7 в, преобразователь 8 поступает опорная частота Йр. В результате в реверсивном счетчике 39 с учетом (lt)) формируется код (М ) разности интервалов времени 6 и 62, сывает делитель 17 в нулевое состояние, а через элемент ?? устанан ннает регистр 18 в состояние, соответствующее уровню логической "1" на первом его выходе, чта, в сваю очередь, обеспечивает появление высокого потенциального уровня на втором и шестом управляющих выходах блока 7, по окончании временного интервала Т (заданная часть образцсваго интервала т) в момент времени о на первом выходе делитепя 17 появлется импульс, который через элемент ?1 поступает на тактовый зход регистра 18. Вследствие этаг. на-. первом выходе регистра 18 сдвига появляется низкий потенциальный .равень, а на второй выход — высокий потенциальный уровень, вслед твие чего на пятом управляющем выходе блока 7 устанавливается высокий потенциальный уровень, и, кроме того, открывается элемент И 28 и опорная частота 1., поступает на первый информационный выход блока 7. В момент времени сигнал с первого входа блока 7 обеспечивает сдвиг логической "!" в третий разряд регистра 18, в результате чего на первом и четвертом ныхадах блока 7 формируется высокий потенциальный уровень, а элемент И 28 закрывается. В момент времени с4 {окончание образцового интервала времени T) на втором выходе делителя 17 формируется сигнал, двигающий логическую "1" в четвертый разряд регистра 18, Вследствие этого на третьем управляющем выходе блока

7 формируется высокий потенциальный уровень и, кроме тога, взвадится

1 .S- триггер 19, высокий потенциальный уровень с. выхода которого открывается элемент И 30 и опорная частота i< поступает на третий информациойный выход блока 7. Через интервал времени q, необходимый для полного раз( ряда интегратора 7., импульс, формируемый на третьем выходе делителя 17, обеспечивает сброс через элемент 34 делителя 17 и через элемент 21 сдвиг логической "1 в пятый разряд регистра 18, тем самым обеспечивается высокий потенциальный уровень на шестом управляющем выходе блока 7 (момент времени t, Фиг, 2), В момент времени tg (i r.?) сигнал с второго входа блока 7 сбрасывает триггер 19. В момент времени t7 (Лиг.2) импульс с перво o выхода « лителя 17 через эле163349 мент 21 поступает на тактовый вход регистра 18, сдвигает логическую "1" в шестой его разряд. Это приводит к тому, что на пятом управляющем выходе блока 7 формируется высокий потенциальный уровень и, кроме того, открывается элемент И 29, через который опорная частота fy с генератора 16 поступает на второй информационный выход блока 7. В момент времени сигнал с первого входа блока 7 через элемент 21 обеспечивает сдвиг логической "1" в седьмой разряд регистра 18, что, в свою очередь, приводит к тому, что на первом и четвертом управляющих выходах блока 7 формируется высокий потенциальный уровень, В момент времени ty импульс с второго выхода делителя 17 через элемент 21 2О поступает на тактовый вход регистра 18 и сдвигает логическую "1" в

8-й разряд, это обеспечивает формирование высокого потенциального уровня на третьем управляющем выходе блока 7 25

) открытие элемента И 32 — взведение

RS-триггера 20, высокий потенциальный уровень с выхода которого открывает элемент 31, через который опорная частота fo с генератора 16 поступает на четвертый информационный выход блока 7. В момент времени tg на выходе формирователя 27 формируется импульс, поступающий на седьмой управляющий выход блока 7. В момент времени t

N> пропорциональный разности интервалов времени (Тg-TQ .

Ny (Т4 T ) f o

В момент времени С (фиг 2) сигнал с первого управляющего входа преобразователя 8 открывает элементы 40 и, проходя через элемент 43, обеспе» чивает запись кода N> в сумматор 35, если Т 7Т в прямом коде, если Т1(Т, то сигнал с управляющего выхода счетчика 38 обеспечивает перепись кода !!t в сумматор 35 в виде (И + 1).

На вычитаюший вход реверсивного счетчика 39 опорная частота fo поступает в течение интервала времени 8, на суммирующий вход — в течение интервала времени 9 . В данном счетчике формируется код 1, пропорциональный разности интервалов времени (6 < — 8„ t, Ny = ({3 - Я,)й р (2б)

В момент времени д(фиг.2) сигнал с второго управляющего входа преобразователя 8 о;крывает элементы

И 41 и через элемент 43 обеспечивает запись кода М в сумматор 35. Причем состояние управляющего выхода реверсивного счетчика 38 определяет режим сложения кодов Чт и М8.

Если. 8, < B<, то соответственно

Т<7Т>> тогда

Nò (27)

Если Q» 7 6, та сс ответственно

Т Т, тогда

1! = (Й,+1)+(!!АЙ+1) (28)

Таким образом, в момент времени (фиг.2) на выходе сумматора 35 формируется код N< пропорциональный изменяемому напряжению и содержащий информацию о знаке этого напряжения в слоем K+(n+1) разряде.

Сброс*счетчиков 38 и 39 производится сигналом с выходов элементов 36 и 37 в моменты времени (tg + г, ) и (t„ + с ) соответственно. л

Анализируя функцию преобразования (24), можно отметить, что исключена погрешность, обусловленная напряжением смещения блока сравнения известного преобразователя. Кр;;ме того, использование источника опорного напряжения позволяет исключить мультиплекативную погрешность,.возникающую в результате использования источника опорного тока в известном устройстве. Исключение из цепей интегрирующего конденсатора коммутирующих ключей позволяет ликвидировать погрешность преобразования, обусловленную остаточными параметрами этих

1633493

12 ключей и возможными коммутационными выбросами, а также приводит к упрощейию устройства.

Кроме того, устройство позволяет измерять постоянное напряжение смещения (U< 7 10 > 1 ) °

Формула изобретения

f0

1. Интегрирующий аналого-цифровой преобразователь, содержащий первый операционный усилитель, первый коммутатор, первый информационный вход которого является шиной нулевого потенциала, второй информационный вход является шиной источника измеряемого напряжения, первый управляющий вход соединен с первым управляющим выходом блока управления, второй управляющий вход соединен с вторым управляющим выходом блока управления, третий управляющий выход которого подключен к установочному входу первого интегратора, четвертый управляющий выход со- 2S единен с управляющим входом второго коммутатора, первый выход которого объединен с выходом источником тока, выход первого интегратора подключен к неинвертирующему входу второго one- 30 рационного усилителя, выход которого соединен с первым входом блока управления, первый информационный выход которого подключен к первому инфоРмационномУ входу пРеобРазователя 35 временного интервала в код, выход которого является выходной шиной, о т— л и ч а ю шийся тем, что, с целью повышения точности измерения и

Расширения области применения за 40 счет обеспечения измерения постоянного напряжения произвольной полярности, B него введены делитель напряжения и второй интегратор, выход которого объединен с инвертирующим входом первого операционного усилителя, выход которого соединен с вторым входом блока управления и первым информационным входом второго коммутатора, второй выход которого непосредственно соединен с инвертирующим входом первого операционного усилителя и через делитель напряжения соединен с инвертирующим sxopoì второго операционного усилителя, выход которого подключен к второму информационному входу второго коммутатора, пятый и

alecToA управляющие выходы блока управления соединены соответственно с третьим и четвертым управляющими входами первого коммутатора, третий и четвертый информационные входы которого являются соответственно шинами источников опорного напряжения и напряжения смещения, первый и второй выходы первого коммутатора соединены соответственно с первым и вторым информационными входами интегратора, второй, третий и четвертый информационные выходы блока управления подключены соответственно к второму, третьему и четвертому информационным входам преобразователя временного интервала в код, седьмой и восьмой управляющие выходы подключены соответственно к первому и второму управляющим входам преобразователя временного интервала в код, . третий вход блока управления является шиной "Пуск".

2. Преобразователь по и.1, о т— л и ч а ю шийся тем, что блок управления выполнен на делителе частоты, регистре сдвига, первом и втором

RS-триггерах, формирователе импульсов, семи элементах ИЛИ, шести элементах И, генераторе опорной частоты. выход которого подключен к первым входам первого, второго, третьего и четвертого элементов И и счетному входу делителя частоты, первый, второй и третий выходы которого соединены соответственно с первым, вторым и третьим входами первого элемента ИЛИ, выход которого подключен к тактовому входу регистра сдвига, первый выход которого соединен с первым входом второго элемента ИЛИ и является вторым управляющим выходом блока, второй выход соединен с первым входом третьего элемента ИЛИ и вторым входом первого элемента И, третий выход соединен с первым входом четвертого элемента ИЛИ, четвертый выход соединен с первым входом пятого элемента HJIH H S-входом первого RS-триггера, пятый выход соединен с вторым входом второго элемента ИЛИ, шестой выход соединен с вторым входом третьего элемента ИЛИ и вторым входом второго элемента И, седьмой выход соединен с входом формирователя импульсов и вторым входом четвертого элемента ИЛИ, восьмой выход соединен с вторым входом пятого элемента ИЛИ, с S-входом второго КЯ-триггера и первым входом пятого элемента И, второй вход которого объединен с первым вхо!

1633493!

4 дом пятого элемента ИЛИ и подключен к третьему выходу делителя частоты, установочный вход которого соединен с выходом шестого элемента ИЛИ, второй вход которого является третьим

5 входом блока и объединен с первым входом седьмого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, а выход попключен к установочному входу регистра сдвига, первым входом блока является четвертый вход первого элемен-а ИЛИ, вторым входом блока является первый вход шестого элемента И, который соединен с R-входом первого КЯ-триггера, выход которого подключен к Второму Входу третьего элемента И, Выход :которого является третьим информационным выходом блока, четвертым информационным выходомкоторого является выход четвертого элемента И, второй Вход которого объединен с вторым входом шестого элемента И и соединен с выходом второго RS-триггера, выход шес- 25 того элемента И подключен к R-входу второго RS-триггера и является восьмым управляющим выходом блока, седьмым управляющим вьгходом которого является выход формирователя импульсов, 30 шестым, пятым и четвертым управляющими выходами блока являются ссответственно выходы второго, третьего. и четвертого элементов ИЛИ, первым и третьим управляющими выходами блока

35 являются соответственно выходы четвертого и пятого элементов ИЛИ, первы-, ми и вторыми информационными выходами блока являются соответственно выходы первого и второго элементов И.

3. Преобразователь по п.! о т л ич а ю шийся тем, что преобразователь временного интервала в код содержит два элемента задержки, первый и второй реверсивные счетчики, первую группу и+1 элементов И, вторую группу К+1 элементов И, где n+1 и

К+1 — число разрядов первого и второго реверсивных счетчиков, д. .а элемента ИЛИ и управляемый сумматор накапливающего типа, выход которого явля50 ется выходом преобразователя, первым информационным входом которого является суммирующий вход первого реверсивного счетчика, вторым информационным входом является вычитающий вход первого реверсивного счетчика, третьим информационным входом является вычитающий вход второго реверсивного счетчика, четвертым информационным входом является суммирующий вход второго реверсивного счетчика, первым управляющим входом является вход первого элемента задержки, который соединен с первыми входами элементов И первой группы n+1 элементов И и первым входом первого элемента ИЛИ, вторым .правляюшим Входом преобразователя является Вход™ вroprIro элемента задержки, который соединен с первыми

Входами злементс в И второй р ппы

К+1 элементов И и вторым входом Второго элемент" ИЛИ, выход которого подключен к BxoIl v cèíx!InI из ации управляемого сумматора накапливающего типа, информационные входь. с первого по Е-й которого подключены к выходам соответствующих элементов !I Второй группы К+! элементов И, (К+1)-й информационный вход управляемого сумматор"= накапливающего типа соединен с выходом Второго элемента !!Л!!, первый и второй

ВХОДЫ Ке ТОРО< CâI; И ЕНЫ C )OTBPTCÒ венно с выходом (К+1; .го элемента И второй группы К+! элс-.ментов И и выходом первого элемен-,а И первой группы п +1 !,IåìPíòoâ И, информационные входы с (К+2)-го по (К+и+1)-й управляемого сумматора накапливающего типа соединены соответственно с выходами элементов И с второго по (n+1)-й первой группы и+1 элементов И, управляющий вход соединен с управляющим выходом первого реверсивного счетчика, информационные выходы с первого по (n+1) — и которого соединены соответственно с вторыми входами элементов И первой группы и+1 элементов И, вторые входы элементов И второй группы К+1 элементов И соединены с соответствующими выходами второго реверсивного счетчика, установочный вход которого объединен с установочным входом управляемого сумматора накапливающего типа и подключен к выходу второго элемента задержки, выход первого элемента задержки соединен с установочным входом первого ре-, Версивного счетчика °

1633493

1633493

daz. 4

Составитель А.TlITQB

Техред J1.0ëèéïûê

Корректор Н.Ренева

Редактор Н..Чазаренко

Тираж 464

Подлиснае

Заказ 622

ВИИ1ЕИ Государственн го комитета по изобретениям и открытиям при I hНТ

113(135, Г1осква, Е-35, Рау)иская наб., д, 4/5!

1рои- водственно-издате тьский комбинат "Патент", г. Ужгород, ул, I ll,kð ».,i, 101