Устройство для исправления ошибок

Устройство для исправления ошибок

Иллюстрации

Показать все

Реферат

 

Изобретение относите , к технике связи и вычислительной технике и является усовериенствованием устройства по авт. св. № 1287296. Использование изобретения позволяет повысить достоверность декодирования. Устройство содержит приемный регистр 2, буферные регистры 3-5, генераторы 6,7 псевдослучайной последовательности, коммутатор 8, блок 10 пробного исправления ошибок, блок 11 суммирования, блок 12 деления и блок I3 декодирования . Благодаря введению блока 1 элементов И и блока 9 управляющих сигналов в устройстве обеспечивается точная привязка работы генераторов 6,7. 1 з.п. А-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А2 (51)5 Н 03 М 13/12

ОПИСАНИЕ ИЭОБРЕТ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВ ГОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1287296 (21) 4665656/24 (22) 23.03.89 (46) 07.03,91. Бюп. 9 9 (72) Г.Н. Устинов и А,Б. Васильев (53) 621.391.15.681.3?(088.8) (56) Авторское свидетельство СССР

М 1287296, кл. Н 03 .! 13/02, 1984. ! (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШ11БОК (57) Изобретение относитс; к технике связи и вычислительной технике и является усоверщенствованием устройSU 1633500

2 ства по авт. св. 9 1287296. Использование изобретения позволяет повысить достоверность декодирования. Устройство содержит приемный регистр 2, буферные регистры 3-5, генераторы 6,7 псевдослучайной последовательности, коммутатор 8, блок 10 пробного исправления ощибок. блок 11 суммирования, блок 12 деления и блок 13 декодирования. Благодаря введению блока 1 элементов И и блока 9 управляющих сигналов в устройстве обеспечивается точная привязка работы генераторов

6,7. 1 з.п. A-лы, 5 ил.

1633500

Изобретение относится к технике связи и вычислительной технике, может быть использовано в системах передачи дискретной информации, например в сетях с коммутацией пакетов,и является усовершенствованием устройства по авт. св. М 1287296.

Цель изобретения — повышение достоверности декодирования. 10

На фиг,l приведена блок-схема устройства; на Фиг. 2 — блок управляющих сигналов; на Фиг.3 — - приемный регистр с блоком элементов И и блоком суммирования; на фиг. 4 — блок элементов И, генераторы псевдослучайной последовательности и коммутатор; на фиг. 5 — структура кодовой комбинации, поступающей из канала связи.

Устройство для исправления ошибок содержит блок 1 элементов И, приемный регистр 2, первый 3 — третий 5 буферные регистры, первый 6 и второй

7 генераторы псевдослучайной последовательности (ПСП), коммутатор 8, блок 9 управляющих сигналов, блок 11 пробного исправления ошибок, блок ll суммирования, блок 12 деления и блок

13 декодирования а также информационный вход 14, вход 15 цикловой синхронизации, информационный 16 и контрольный 17 выходы, Блок 9 управляющих сигналов (Фиг 2 1 содержит генератор 13 такто35 вой частоты, регистр 19 сдвига, счетчик 20 импульсов, первый 21 и второй

22 дешифраторы, первый 23 и второй

24 триггеры задержки и элемент НЕ 25, а также первый 26 и второй 27 входы и 40 первый ?8 и второй 29 выходы.

Генераторы 6 и 7 ПСП (Фиг.4 7 реализуются на триггерах 3 ) и полусумматорах 31, Там же показан пример выполнения блока 1 элементов И и ко". - 45 мутатора 8 на элементах И-НЕ 32.

Все остальные блоки не отличаются от известных блоков.

Псевдостохастическое преобразование (прямое Т и обратное Г ), испольI

50 зуемое в рассматриваемом устройстве для обнаружения ошибок, характеризуется тем свойством, что вектор ошибок канала связи 4 поражающий передаваемую по каналу последовательность сигналов, в результате обратного псевдостохастического преобразования принятой последовательности длины и„ преобразуется в одну из двух равновероятных комбинаций ошибок, В рассматриваемом устройстве операция обратного псевдостохастического преобразования осуществляется блоком ll суммирования, блоком 12 деления, вторым 4 и третьим 5 буферными регистрами, В общем случае, операции псевдостохастического преобразования могут реализовываться другой совокупностью блоков (операций). В соответствии с этим в дальнейшем рассматривают блок обратного псевдостохастического преобразования как блок, в котором сосредоточены все необходимые операции по осуществлению обратного псевдостохастического преобразования, и содержащий блок ll суммирования, блок 12 деления и второй 4 и третий 5 буферные регистры.

Устройство работает следующим образом, Пусть последовательность сигналов, принимаемая в буферный регистр 3, сформирована на передаче следующим образом (фиг,5): число двоичных информационных сигналов k подлежащих передаче, подвергают помехоустойчивому кодированию и прямому псевдостохастическому пгеобразованию с добавлением числа проверочных сигналов, полученных, например, в соответствии с используемым обнаруживающим ошибки (п1, л) — кодом, где n,=k+r. К полученной последовательности сигналов добавляют число сигналов синхропосылки, необходимых для синхронизации генераторов 6 и 7 ПСП приемника. Последовательность полученных сигналов длины (g +n <, двоичных символов разделяют на 1, отрезков длины каждый (последний отрезок может быть дополнен нулями) и производят кодирование второй степени, в соответствии с которым одноименные сигналы полученных Nl отрезков складывают по модулю два с получением в результате суммирования проверочного отрезка длины ф =г < двоичных символов, которые добавляют к (g +п <) двоичным символам. В результате общая длина передаваемой (и заносимой в буферный регистр 3) последовательности равна

n="l

r-=г +х де

При приеме вс. последовательность сигналов записывают в буферный ре! 6335с!О 6

10 !

4С

50 декодирование.

55 гистр 3, à n<=k+r < сигналов, подверг«утых на передаче псевдостохастическому преобразованию (п < — последовательность), и <Р<, сигналов синхропосылки записывают в приемный регистр 2 (<<>иг- 1

По завершении приема сигналов последовательности на вход 15 устройства поступает сигнал цикловой синхро. низации, который, проходя »а установочный Вход блока 1с) пробного исправления ошибок, устанавливает его в исходно положение, и,поступая на

Вход блока 9 управляющих сигналов, запускает его. Сигналом с первого выхода ?8 блока 9 управляющих сигналов, поступающим на первый вход блока 1 элементов И, считывают Д сигналов синхропосылки из Д ячеек приемного регистра 2, содержащих сигнал.: синхропосылки, которые подают на установочные входы первого 6 и второго 7 генераторов. Последние в соответствии с поступившими сигналами синхропосылки вырабатывают псевдослучайнь<е последовательности и пересылают их через коммутатор 8 в блок обратного псевдостохастического преобразования (блоки 2,5,11 и 12), где над сигналами последовательности длины !с+ -< двоичных символов, поступившими иэ приемного регистра 2, и поступ <Вшими псевдослучайными последовательностями производят операцию обратного псевдостохастического преобразования и результат преобразования передают в блок 13 декодирования, в котором производят проверку на наличие ошибок в поступившей комбинации сигналов длины k+r< двоичных символов.

При необнаружении ошибок инфор«<ационную последовательность сигналов длины k двоичных символов выдают с второго выхода блока 13 декодирования на выход 16 устройства, а по третьему выходу алака 13 декодирования на выход 17 устройства вырабатывается сигнал Правильно".

При обнаружении ошибок в блоке 13 декодирования на его первом выходе вырабатывается сигнал, который поступает на управляющий вход блока 10 пробного исправления ошибок и второй вход 27 блока 9 управляющих сигналов. В соответствии с полученными сигналами блок 1 ? пробного исправления ошибок выбирает иэ 6y

<В<м восстановлен«ем (за счет постолбного суммирования всех оставшихся нестертыми сигналов В Ч отрезках длинь< ф каждый) первого участка длиной ф символов, и выдает отрезок сЖор <нрава««ой последовательности длины 1=Ь+и < двоичных символов (беэ проверочных символов г ) в приемный регистр 2. В соответствии с поступившим сигналом на второй вход 27 блока

Э на его выходе 29 вырабатывают сигнал, который поступает на вход блока

1 элементов И и считает Д сигналов синхропасьслки, которые пост лают с выходов пр< .е".«

Полученную в результате пробного стирания ф двоичных символов и последуюmern ее восстановления и<- разрядную двоичную последовательность вновь подвергают обрати-.му псевдостохастическому преобраэованиь

1? и декодированию с p. Ihlo обнаружения ошибок в блоке .. декодирования.

При необнаружении ошибок сообщение длины !с двоичнъ<х символов поступает на выход 16, а при обнаружении вновь вырабатывается сигнал по первому выходу блока 13 декодирования, который поступает на управляющий вход блока

10 пробного исправления ошибок, где осуществляется стирание в принятой последовательности с последующим восстановлением уже другой комбинации двоичных символов длины Я в результате исправления ошибок. Полученная (Ь+и

В случае обнаружения ошибок во всех предусмотренных V < циклах декодирования блок 10 пробного исправления ошибок вырабатывает сигнал по контрольному выходу на Выход 17 уст1633500 ройства о наличии неисправляемой комбинации ошибок.

При использовании известного устройства ошибки в передаваемых по каналу связи сигналах синхронизации приводят (с ве. роятностью, близкой к 1) к появлению неисправляемой ошибки в принимаемой последовательности. При использовании рассмотренного устройства при одинаковом с известным устройством числе проверочных символов обеспечивается исправление как любого пакета ошибок длины ф двоичных символов, так и в оставшейся последовательности сиг5 налов длины n<+r< двоичных символов с вероятностью г,-(о гИ

P =1-n(2 -1) испр где n — число двоичных символов ко20 довой последовательности; г — число символов проверочной последовательности.

Таким образом, повышается достоверность принимаемой информации. 25

Формула изобретения

1. Устройство для исправления ошибок по авт. св. 1=- 1287296, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности декодирования, в устройство введены блок элементов И и между входом цикловой синхронизации устройства и управляющими входами генераторов псевдослучайной последовательности и коммутатора — блок управляющих сигналов, второй вход которого подключен к первому выходу блока декодирования, вторые выходы приемного 40 регистра и второй выход блока управляющих сигналов соединены соответственно с ин*ормациопными и управлякшим входами блока элементов И, первые и вторые выходы которого подключены к установочным входам соответственно первого и второго генераторов псевдослучайной последовательности.

2 ° Устройство по и ° 1, о т л и ч а ю щ е е с я тем, что блок управляющих сигналов содержит генератор тактовой частоты, регистр сдвига, первый и второй дешифраторы, первый и второй триггеры задержки, элемент

НЕ и счетчик импульсов, вход обнуления и счетный вход которого объедииены с соответственно первым и вторым входами второго дешифратора и чвляются первым и вторым входами блока, выходы счетчика импульсов соединены с третьими входами второго дешифратора, выход которого подключен к информационному входу первого триггера задержки, выход которого соединен с информационным входом второго триггера задержки и входом обнуления регистра сдвига, параллельные выходы которого соединены с соответствующими входами первого дешифратора, выход которого является первым выходом блока, выход генератора тактовой частоты подключен к тактовым входам триггеров задержки и регистра сдвига, последовательный выход которого объединен с выходом элемента НЕ и соединен с установочным входом регистра сдвига, выход второго триггера задержки подключен к входу элемента lIF. и является вторым выходом блока, 16 3 3 э00

14

Фиг, 3

I E) 3 )()i) Фиг. Ф

Составитель О. Ревинский

Редактор Н. Рогулич Техред Л.Олийнык Корректор М.Демчик

Заказ 622 Тираж 456 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинаr "Патент", г. Ужгород, ул. Гагарина, 101