Устройство коммутации асинхронных цифровых сигналов

Устройство коммутации асинхронных цифровых сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к устройствам коммутации асинхронных циАровых сигналов и может быть использовано в электросвязи. Цель - повышение точности коммутации и повышение пропускной способности - достигается путем введения приемника 1 кодовых последовательностей и переключателя 3, управляемого сигналом, формируемым накопителем 7. При этом накопитель 7 выполнен из реверсивного счет чика 10, регистра 8 и коммутатора 9. При помощи регистра 8 осуществляется компенсация расхождения тактовых частот принимаемого и передаваемого через блок 5 коммутации сигналов. I з.п.ф-лы, 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.SU 1633525 А 1 (я)5 Н 04 О 1/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4698701/09 (22) 11.04.89 (46) 07. 03 . 91 . Вюл. И 9 (72) А.А,Стеценко, А.Ф.Леонов, В.П.Чуркин и И,А,Питиримов (53) 621.395.44(088,8) (56) Авторское свидетельство СССР

У 656227, кл. Н 04 g 1/50, 1979, (54) УСТРОЙСТВО КОММУТАЦИИ АСИНХРОННЫХ ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение относится к устройствам коммутации асинхронных цифровых сигналов и может быть использо2 вано в электросвязи. Цель — повышение точности коммутации и повышение пропускной способности — достигается путем введения приемника 1 кодовых ,последовательностей и переключателя

3, управляемого сигналом, формируемым накопителем 7, При этом накопитель 7 выполнен из реверсивного счетчика 10, регистра S и коммутатора 9.

При помощи регистра 8 осуществляется компенсация расхождения тактовых частот принимаемого и передаваемого через блок 5 коммутации сигналов.

I зпфлы, 1 ил.

1633525

Изобретение относится к электросвязи и может быть использовано в цифровых коммутационных станциях.

Целью изобретения является ловышение точности коммутации и повышение пропускной. способности.

На чертеже представлена структурная электрическая схема устройства коммутации асинхронных цифровых сиг- 10 налов.

УстроРство содержит приемник 1 кодовых последовательностеР, анализатор 2 фаз, переключатель 3, генератор 4, блоки коммутации 5; и управ- 15 пения 6, накопитель 7, содержащий регистр 8, коммутатор 9 и реверсивный счетчик 10.

Устройство работает следующим образом. 20

При установлении соединения по одной из двух линий с выхода блока

6 на вход анализатора 2 поступает сигнал, в соответствии с которым в последнем формируется код установки 25 начальной задержки информации на N бит в регистре 8 накопителя 7, Этот код поступает на установочный вход реверсивного счетчика 10 с выхода установки фазового смещения анализа- 30 тора. ha установочный вход накопителя 7 с анализатора 2 подается код, изменяющий фазу считывания последовательности информационных сигналов, поступающей по одной из линий. на 35 вход регистра 8. По второй линии на

I вход регистра 8 подается тактовая . частота линейного сигнала. Число разрядов К установки счетчика 10 определяется равенством 2 = 2N, где 40 к, N — половина емкости регистра 8.

Код установки начальной задержки

1 фазирует счетчик 10 и поступает с !

его выхода на вход управления коммутатора 9 и вход анализа задержки 45 анализатора 2. Коммутатор 9 при этом подключает,, выход регистра 8 через своР информационный выход к информационному входу переключателя З,,а анализатор 2 контролирует правиль- 50 ность начальной установки считьвания.

Одновременно с управляющего выхода анализатора 2 на вход переключателя

3 подается сигнал для подключения его информационного входа к входу блока 5. Таким образом осуществляется подключение соединительного тракта к блоку 5 и начальная задержка информа- ции на И бит.

На тактовый вход счетчика 1О поступает тактовая частота линейного сигнала, на второй вход которого с выхода генератора 4 подается местная тактовая частотЛ. В общем случае эти тактовые частоты отличаются между собой величиной и знаком, поэтому с течением времени их фазы сменятся на

К линиях,на выходах реверсивного счетчика 10 появится новое сочетание сигналов, устанавливающее считывание информации с (N — 1) или (N + 1) ячейки регистра 8.

При продолжительном смещении тактовых частот считывание постепенно переместится в 1-ю или 2N-tn srwevzy регистра 8, а на вход анализатора 2 с выхода счетчика 10 поступает соответствующий номерам этих ячеек код считывания, указывающий на то, что запас емкости регистра для компенсации дальнейшего расхождения тактовых частот соответствует их относительному смещению на один период. С выхода блока 6 на вход анализатора 2 постоянно поступают сигналы системы единого времени. Анализатор 2 при наличии на его входе анализатора задержки сигнального кода, указывающего на считьвание информации, с одной из крайних ячеек регистра 8 формирует и подает на вход управления перекл чателя 3 в ближайшем интервале сигнал для соединения выхода переключателя 3 с одним из его входов, подключенных к генератору 4. При этом с одного из выходов генератора 4 через блок 5 коммутации в соединительный тракт передается одна из двух кодовых последовательностей, соответствующая направлению смещения считывания информации с регистра 8. На следующей станции соединительного тракта при выделении в приемнике 1 кодовоР последовательности с его выхода на вход анализатора 2 поступает сигнал, указывающий на смешение считывания информации в одну из крайних ячеек регистра 8 предыдущей станции. В анализаторе 2 осуществляется сопоставление сигналов на входах анализа задержки и дешифрации кодовых последовательностей и формирование сигналов на выходе установки фазового смещения и управляющем выходе.

Таким образом, образовавшиеся на нескольких станциях смещения фазы считьвания информаци иных сигналов как бы транслируются по сое;динитель1633525 ному тракту через промежуточные до входящей станции. Осуществляется компенсация смещения фазы путем изменения темпа считывания информации с его накопителя 7.

Раксимальное число таких трансляций при одновременном и одностороннем заполнении накопителей на всех станциях равно числу станций в соединительном тракте.

+n рмула из об ре тения

Составитель В.Ревцов

Техред Л.Олийнык Корректор H.Ðåâñêàÿ

Редак то р Н . P о гулич

Заказ 624 Тираж 357 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1130359 Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101, 1. Устройство коммутации асинхронных 1 цифровых сигналов, содержащее блок коммутации, блок управления, вход и первый выход которого подключены со— ответственно к выходу и управляющему входу блока коммутации, накопитель, 20 контрольный выход которого соединен с входом анализа задержки анализатора фаз, и генератор, выход которого подключен к тактовому входу накопителя, о т л и ч а ю щ е е с я тем, 25 что, с целью повышения точности коммутации и повышения пропускной способности, введены приемник кодовых последовательностей и переключатель, информационный вход которого подклю- 30 чен к информационному выходу накопители, установочный вход которого спев динен с выходом установки фазовогo смещения анализатора фаэ, вход кода установки начальной задержки которого соединен с вторым выходом блока управления, вход накопителя объединен с входом приемника кодовых последовательностей, выход которого подктпчен к входу дешифрации анализатора фаз, управляющий выход которого подключен к управляющему входу переключателя, выход которого подключен к входу блока коммутации, а два дополнительных входа переключателя соединены с кодовыми выходами генератора.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что накопитеЛь содержит регистр, выходы которого подключены к входам коммутатора, управляющий вход которого подключен к выходу реверсивного счетчика, первый вход которого объединен с входом регистра и является входом накопителя, информационным выходом которого является выход коммутатора, управляющий вход которого соединен с контрольным выходом накопителя, установочным и тактовым входами которого являются одноименные входы реверсивного счетчика °