Программируемое постоянное запоминающее устройство

Программируемое постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„БО„ь 1635218

А1 (51)5 G 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4618100/24 (22) 09.11.88 (46) 15.03.91. Бюл. Н - 1О (72) С.А.Фастов, А.А.Львович и !0.И.Щетинин (53) 68 1,327.6 (088.8) (56) Авторское свидетельство СССР

М 1305775, кл . С 11 С 1 7/00, 1985.

Bipular Memury Generic PROM series

Amd Inc., 1980, с. 5-9. (54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОИИНА10ЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при построении БИС проИзобретение относится к вычислительной технике и может быть использовано при построении БИС программируемых постоянных запоминающих устройств (ППЗУ).

Цель изобретения — повышение дос— товерности контроля устройства. .На чертеже представлена схема программируемого постоянного запоминающего устройства.

Программируемое постоянное запоминающее устройство содержит дешифратор 1 слов, формирователи 2 выборки слов, накопитель 3, состоящий из элементов 4 памяти, дешифратор 5 разрядов, блок 6 программирования, блок вывода информации, состоящий из се-> лектора 7, формирователя 8 выборки граммируемых постоянных запоминающих устройств (ПИЗУ) . Целью изобретения является повышение достоверности контроля устройства. Поставленная цель достигается за счет того, что входы блокировки дешифраторов слов и разрядов являются первым и вторым входами контроля устройства соответственно, а последний выход блока программирования соединен с входами блокировки формирователей выборки слов.

Устройство позволяет с высокой точностью и достоверностью контролировать токи утечки накопителя ППЗУ в реальном режиме работы накопителя, 1 ил. и выходных усилителей 9, блок 10 контроля токов утечки. На чертеже также показаны формирователи 11, 12 блокировки дешифраторов 1, 5.

Устройство работает следующим СЛ образом. К)

Для измерения токов утечки матрицы на ППЗУ задают режим программирования, QQ заключающийся в подаче высокого напряжения питания (8 В) и высоких программируемых напряжений (20 В) на вход формирователя 8 выборки и соот- 3» ветствующий выхоц устройства, а на первый и второй вхоцы контроля подают напряжение "1". При наличии на входе формирователей 11, 12 блокировки дешифраторов 1, 5 слов и разрядов напряжения "1" они блокируют их работу

1635218 контроля.

В ППЗУ имеется возможность определить значения и координаты отдельных токов утечки, из которых складывается суммарный ток утечки в накопителе 3. Для определения координат строк накопителя 3, в которых появляются токи утечки, на первый вход контроля подается напряжение

"0", при котором блокировка дешифратора 1 слов не осуществляется, и при подаче адреса на первые адресные входы дешифратором 1 слов выбирается одна иэ строк накопителя 2. С формирователя 2 выборки слова в выбранной строке подается низкое напряжение

I на адресную шину, поэтому все эле45

55 таким образом, что все выходы дешифраторов 1, 5 оказываются в невыбранном состоянии. Это приводит к тому, что выходы нсех формирователей 2 уси и

5 танавли наютс я н с ос тоянне 1, выходы блока 6 программирования, подключенные к базрядным шинам накопителя

3, и входы селектора 7 блокируются.

С последнего выхода блока 6 програм- !р миронания высокое программирующее напряжение подается на входы блокировки формирователей 2 выборки слов и через диоды Шоттки и резисторы на коллекторы выходных транзисторов 15 формирователей 2 и соответственно на адресные шины накопителя 3.

При подаче на выход блока 10 контроля от внешнего формирователя напряжения низкого уровня напряжения, на- 20 пример 0 B все элементы 4 памяти накопителя 3 будут находиться под обратным смещением. В результате если есть утечка коллектор — эмиттер одного из элементов 4 памяти на- 25 копителя 3 или утечка между какимилибо адресными и разрядники шинами накопителя 3, то ток утечки будет протекать с последнего выхода блока

6 программирования через диод Шоттки 30 и резистор формирователя 2, адресную и разрядную шины, диоды . блока 1О контроля и выход контроля. Этот суммарный ток утечки может быть измерен подключением измерителя тока между выходом контроля и внешним формирователем низкого контрольного напряжения. В предлагаемом устройстве контроль токов утечки осуществляется в реальном режиме работы накопителя 3 40 по напряжению,что существенно повышает достоверность и эффективность менты 4 памяти этой строки не будут находиться под высоким обратным смещением и не могут дать ток утечки в блок 10 контроля. Токи утечки остальных строк накопителя 3 будут попрежнему поступать в блок 10 контроля и измеряться на выходе контроля. Разность токов утечки всего накопителя 3 и токон утечки при выбранном адресе дает значение токов утечки в данной строке накопителя 3. Последовательно, перебирая все адреса дешифратора 1 слов> можно определить значения и координаты токов утечек отдельных слов накопителя 3, Один и тот же суммарный ток утечки н накопителе 3 может быть обусловлен либо суммой распределенных небольших токов, либо одним или несколькими локальными токами утечки,что по разному влияет на работоспособность и надежность микросхем, поэтому знание значений ч координат токов утечек позволит более достоверно осуществить разбраконку кристаллов микросхем по токам утечки, формула изобретения

Программируемое постоянное запоминающее устройство, содержащее накопитель, формирователи выборки слов, дешифраторы слов и разрядов, блок вывода информации, блок программирования, блок контроля токов утечки, выход которого является выходом контроля устройства, а входы подключены к соответствующим разрядным шинам накопителя, выходам, кроме последнего, блока программирования и информационным входам блока вывода информации, выходы которого являются информацион ными выходами устройства и соединены с соответствующими информационными входами блока программирования, входы управления коммутацией которого соединены с соответствующими входами управления коммутацией блока вывода информации и соответствующими выходами дешифратора разрядов, информационные входы которого являются адресными входами устройства, входом выборки которого является вход ныборки блока вывода информации, а адресными входами второй группы — информационные входы дешифратора слов, ныходы которого соединены с информационными входами соответстнующих

Составитель С. Королев

Редактор М.Циткина Техред Я.Дидык Корректор М.Самборская.Заказ 758

Тираж 348

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 163521 формирователей выборки слов, выходы которых подключены к соответствующим адресным шинам накопителя, о т л и ч а ю щ е е с я тем, что, с целью

5 повышения. достоверности контроля устройства, входы блокировки депифрато8

6 ров слов и разрядов являются первым и вторым входами контроля устройства соответственно, а последний выход блока программирования соединен с входами блокировки формирователей выборки слов °