Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1б35224 A l (ss)s G 11 С 29/00, 17/00

ГОСЧДАР СТ ВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4422215/24 (22) 07.05.88 (46) 15.03.91. Бюл. М 10 (72) Е,А.Брик и А.В.Дерновой (53) 681,327. 66 (088.8) (56) Каган Б.М., Мкртумян И.Б. Основы эксплуатации ЭВМ, М,: Энергоатомиздат, 1983, с. 118, Савченко Ю.Г. Цифровые устройства, нечувствительные к неисправностям элементов. М.: Сов. радио. 1977, с. 36, рис, 2. 10. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано для построения дублированных запоминающих устройств. Целью изобретения является упрощение устройства. Для достижения этой цели в устройство, содержащее основной 1 и резервный 2 блоки памяти, сумматор по модулю два 4 и элементы И вЂ” ИЛИ 3. введен элемент НЕ 5. При обнаружении в основном блоке памяти 1 ошибки нечетной кратности считывание производится иэ резервного блока памяти. Устройство эффективно испольэовать в случае, когда основным источником ошибок являются накопители или разрядные цепи блоков памяти. 1 ил.

1635224

Составитель А. Дерюгин

Редактор М. Циткина Техред М,Моргентал КоРРе оР М. Шароши

Заказ 75f Тираж 347 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Изобретение относится к вычислительной техни <е и может быть использовано для построения дублированных запоминающих устройств.

Целью изобретения является упрощение устройства.

Схема устройства приведена на чертеже (для простоты показано постоянное запоминающее устройство).

Устройство содержит основной 1 и резервный 2 блоки памяти, элементы И вЂ” ИЛИ

3, сумматор по модулю два 4, элемент НЕ 5, адресные входы 6 и информационные выходы 7 устройства.

Устройство работает следующим образом.

В каждом такте считывания на выходах обоих блоков памяти 1, 2 появляются два одинаковых слова. Считанное слово из основного блока памяти 1 проверяется на нечетность (четность) сумматором по. модулю два 4. Если в слове нет ошибок нечетной кратности, то на выходы 7 проходит через элементы И вЂ” ИЛИ информация из основного блока памяти 1, в противном случае — иэ резервного блока памяти 2.

Для повышения надежности информационные выходы устройства 7 могут быть разделены на группы (например, байты), каждая иэ которых контролируется своим сумматором по модулю два. Элементы ИИЛИ 3 вместе с элементом НЕ 5 могут быть реализованы в виде мультиплексоров, например, КП11, 5 Устройство можно эффективно испольэовать в случае, когда основным источником ошибок являются накопители или разрядные цепи блоков памяти.

Формула изобретения

10 Запоминающее устройство, содержащее основной и резервный блоки памяти, соответствующие адресные входы которых соединены и являются адресными входами устройства, элементы И вЂ” ИЛИ, первый вход

15 первой группы каждого из которых соединен с соответствующим разрядом выхода основного блока памяти, первый вход второй группы — с соответствующим разрядом выхода резервного блока памяти, а выход

20 является соответствующим информационным выходом устройства, сумматор по модулю два, входы которого соединены с выходами разрядов основного блока памяти, а выход — с вторыми входами первой

25 группы элементов И вЂ” ИЛИ, о т л и ч а ю щ ее с я тем, что. с целью упрощения устройства, оно содержит элемент НЕ, вход которого соединен с выходом сумматора по модулю два, а выход — с вторыми входами второй

30 группы элементов И вЂ” ИЛИ.