Система оптимизации режимов работы объекта

Система оптимизации режимов работы объекта

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬЛИН

А1

; (51)5 G 05 В 13/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (2 1 ) 4639592/24 (22) 19,01,89 (46) 23. 03. 91, Бюл. ¹ 11 (71) Сибирский металлургический ин ститут им.Серго Орджоникидзе (72) Г.Б.Мельник, Н.А. Калиногорский, С.В.Коршиков, В.И.Котунов, Ю.А,Шерьппев, В.П.Туманов и А.Н,Чурилов .(53) 62-50 (088,8) (56) Авторское свидетельство СССР ¹- 451056, кл. G 05 В 13/00, 1972 °

Авторское свидетельство СССР

¹ 1190362, кл. С 05 В 13/00, 1984, .(54) CHCTEMA ОПТИМИЗАЦИИ РЕЖИМОВ РАБОТЫ 08bEKTA

;(57) Изобретение относится к техни.ческой кибернетике и предназначено, для поиска и поддержания оптимальных режимов работы многомерных стохасти .ческих объектов, для которых существуют ограничения на факторы и вспомогательные выходные переменные, а факторы реализуются с ошибкой, дисперсия которой соизмерима с дисперсией факторов. Цель изобретения — повышение точности системы. Введение операций сравнения оценок успешности шага, выбора числа М1 худших опытов, соотИзобретение относится к технической кибернетике и предназначено для поиска и поддержания оптимальных режимов работы многомерных стохастических объектов управления, обладающих следующими свойствами: имеются две выходные переменные, управляемая и.„ЯО„„Ы36831

2 ветствующих максимальному значению факторов на вход объекта и фиксирования М1 опытов позволяет выбирать на очередной шаг оптимизации значения факторов, обеспечивающих движение к цели при приближении к ограничениям, что повышает точность поиска. В системУ введены блок ранжирования, блок ключей, анализатор успешности шага, второй и первый блоки датчиков, четвертый и пятый блоки памяти, блок задания штрафа, второй переключатель.

В четвертом блоке памяти записываются значения оценок успешности .шага при различном числе худших опытов. Анализатор успешности шага выделяет максимальное значение оценки успешности 9 шага, информация о нем поступает на второй вход блока ключей, В пятом блоке памяти записаны рассчитанные С для разного числа худших опытов значения факторов на очередной шаг оптимизации. Блок ключей пропускает с выхода пятого блока памяти на первый вход второго переключателя рассчитанные значения факторов, соответствующих максимальному значению оценки успешности шага. Эти значения через второй переключатель поступают на ОФ

,вход объекта. 20 ил.

И 3 вспомогательные; на выходные и вспомо- ) гательные выходные переменные наложе- д, ны ограничения; управляющие воздействия (факторы) Х, подаваемые на вход объекта управления, реализуются с ошибкой Е, причем дисперсия Z соизмерима с дисперсией Х; зависимость вы.1636831 ходных переменных от входных неизвестна.

Цель изобретения — повышение точности системь1.

На фиг.1 приведена блок-схема сис-! темы оптимизации режимов объекта; на фиг,2 — структурная схема первого и третьего блоков памяти; на фиг.3— структурная схема второго блока памя- ти; на фиг.4 — структурная схема командного блока; на фиг,5 — структур- г ная схема блока ранжирования, на фиг.б - . структурная схема четвертого блока па1 мяти; на фиг,7 — структурная схема пятого, Ф 1 блока памяти; на фиг.8,- структурная

;.схема анализаторов входного и BcIIQMoF ». тельного выходного сигналов объекта; на фиг.9 — структурная схема анализатора выходного сигнала объекта; на фиг.10 — структурная схема первого и второго блоков сравнения; на фиг.11 структурная схема элемента И; на, фиг.12 — структурная схема первого переключателя; на фиг.13 .- структурная схема анализатора успешности шага; на фиг. 14 — структурная схема блока ключей; на фиг.15 — структурная схема второго переключателя; на фиг.16— структурная схема группы ключей; на фиг. 17 — структурная схема группы ячеек памяти; на фиг.18 — структурная схема группы коммутаторов; иа фиг.19(базовая конфигурация в виде комплекса представляющего набор точек в фактор1ном пространстве; на фиг.20 — времен-- 5, ная диаграмма работы командного блока.

Система содержит объект 1, блок 2 ранжирования, второй блок 3 памяти, анализатор 4 выходного сигнала объекта, анализатор 5 входного сигнала объекта, первый блок 6 памяти, первый сумматор 7, блок 8 планирования эксперимента, командный блок 9, блок 10 задания ограничений, первый блок 11 сравнения, второй сумматор 12, первый переключатель 13, анализатор 14 успешности шага, третий блок 15 памяти, третий сумматор 16, второй блок 17 сравнения, элемент И 18, датчик 19, 50 второй блок 20 датчиков, первый блок .

21 датчиков, блок 22 ключей, четвертый блок 23 памяти, пятый блок 24 па мяти, анализатор 25 вспомогательного вькодного сигнала объекта, блок 26 задания штрафа, второй переключатель

27, система имеет векторный Вход 28, выход 29 и векторный выход 30.

Устройство и работа системы описания для К факторов и L вспомогательных вькодных переменных.

Первый блок 6 памяти (фиг.2) содержит п первых источников 31 постоянного напряжения, и первых компараторов 32, первых групп 33 ключей, и первых групп 34 ячеек памяти, первых групп 35 коммутаторов. Блок

6 имеет входы 36-38 и выход 39.

Второй блок 3 памяти (фиг.3) содержит и вторых источников 40 посто янного напряжения, и вторых компара- .

"торов 41,-ппервых нормально разомкнутых ключей 42, и первых ячеек 43 памяти, и первых коммутаторов 44. Вход

45 второго блока памяти связан с ин-. . формационными входами первых ключей .

42, управляющие входы которых соединены с выходами вторых компараторов

41. Вход 46 второго блока 3 памяти связан с первыми входами вторых комI параторов 41, вторые входы которых соединены с выходами вторых источников 40 постоянного напряжения, настроенных-так, что на второй вход первого по порядку второго компаратора

41 подан сигнал "1", на следующий компаратор 41 подан игнал "2" т.д., на и-й второй компаратор 41 подан сигнал п. Вход 47 второго блока 3 памяти связан с первыми входами первых коммутаторов 44. Выходы первых ключей 42 связаны с входами первых ячеек 43 памяти, выходы которых соединены с вторыми входами первых ком-. мутаторов 44 и с выходом 48 второго блока 3 памяти, выход 49 которого образован выходами коммутаторов 44.

Командный блок 9 (фиг.4) содержит первое звено 50 запаздывания, первый счетчик 51, первый интегратор 52, нервый мулвтивибратор 53, второе звено

54 запаздывания, второй счетчик 55, второй мультивибратор 56, второй интегратор 57,.третье звено 58 запаздывания. Выход 59 командного блока 9 соединен с выходом второго интегратора 57, второй вход которого связан с выходом третьего звена 58 запаздыванияа

Выход второго счетчика 55 связан с выходом 60 командного блока 9, входами второго 54 и третьего 58 звеньев запаздывания и вторым входом второго мультивибратора 56. Выход первого счетчика 51 соединен с первым входом первого мультивибратора 53, входом

163683 первого звена 50 запаздывания и первым входом второго мультивибратора 56, выход которого связан с первьпл входом второго интегратора 57 и входом второ го счетчика 55. Выход второго звена 5

54 запаздывания связан с вторым входом первого мультивибратора 53, выход которого соединен с входом первого

Ф счетчика 51 и первым входом первого интегратора 52. Выход первого звена запыздывания связан с вторым входом первого интегратора 52, выход которого подключен к выходу 61 командного блока 9.

Блок 2 ранжирования (фиг.5) содержит и первых схем 62 выбора максимальной из нескольких переменных, и х г, третьих компараторов 63, и х п усилителей 64, (n-1)-х нормально замкнутых вторых ключей 65, п четвертых сумматоров 66. Блок 2 ранжирования состоит из и каналов (на фиг.5 они выделены пунктиром). Первый канал содержит первую схему 62 выбора максимальной из нескольких переменных, п третьих компараторов 63, и усилителей 64. Остальные и-1 каналы дополнительно содержат по и вторых ключей

65. Входы каждого из каналов соединены с первыми входами третьих компараторов 63 и входами первой схемы 62 выбора максимальной из нескольких переменных, выход которой связан с вто- рыми входами третьих компараторов 63. Вы35 ходы третьих компараторов 63, соединены с входами усилителей 64, выходы ко— торых подключены к выходам каналов.Каналы отличаются друг от друга тем, что усилители 64 первого канала настроены так, что усиливают сигнал, формируемый на выходах третьих компараторов 63, до величины и, усилители 64 второго канала — до величины и-1 и

45 т,д. усилители 64 последнего канала до единичной величины. Выходы канала соединены с управляющими входами вторых ключей 65, входящих в состав следующим за ним каналов, и с соответствующими порядковому номеру кан." а входами четвертого сумматора 66. Исключе.ние составляет последний канал, выходы которого соединены только с последними входами четвертых сумматоров 66.

Вход 67 блока 2 ранжирования связан с входами первого .канала и информационными входами вторых ключей 65, которые входят в состав остальных каналов.

1 6

Выход 68 блока 2 ранжирования образован выходами четвертых сумматоров 66.

Четвертый блок 23 памяти (фиг.6) содержит первый источник 69 единично-. го напряжения, второй коммутатор 70, и-1 вторых ячеек 7l памяти, п-1 нормально разомкнутых третьих ключей 72 °

Выход первого источника 69 единичного напряжения соединен с первым входом второго коммутатора 70, второй вход которого подключен к первому входу 73 четвертого блока 23 памяти.

Выходы второго коммутатора 70 .связаны с управляющими входами третьик ключей.72, информационные входы которых подключены к второму входу 74 четвертого блока 23 памяти, Выходы третьих ключей 72 связаны с входами вторых ячеек 71 памяти, выходы которых образуют выход 75 четвертого блока 23 памяти.

Пятый блок 24 памяти (фиг.7) содержит второй источник 76 единичного напряжения, третий коммутатор 77, п-i вторых групп 78 ячеек памяти, и — 1, вторых групп 79 нормально разомкнутых ключей. Выход второго источника 76 единичного напряжения соединен с первым входом третьего коммутатора 77, второй вход которого подключен к первому входу 80 пятого блока памяти.

Выход третьего коммутатора 77 связан с управляющими входами вторых групп ключей 79 (фиг.16). Вход 81 пятого

I блока 24 памяти соединен с,векторными информационными входами вторых групп ключей 79. векторные выходы которых связаны с векторными входами вторых групп ячеек 78 памяти (фиг. 17), векторные выходы которых образуют выход 82 пятого блока 24 памяти.

Анализатор 5 входного сигнала объекта (фиг. 8) содержит и-1 первых пороговых элементов 83, п-1 третьих источников 84 постоянного напряжения, и-1 третьих групп 85 ключей. Вход 86 анализатора 5 входного сигнала объекта соединен с первыми входами первых пороговых элементов 83, вторые входы которых связаны с выходами третьих ис. источников 84 постоянного напряжения, настроенных так, что на второй вход первого порогового элемента 83 подан сигнал "1", на второй пороговый элемент 83 — "2", и т.д. на последний первый пороговый элемент 83 подан сигнал величино" п-1.

1636831 Выходы первых пороговых элементов той 106 и пятый 107 нормально разомк83 соединены с управляющими входами нутые ключи, седьмой сумматор 108. Интретьих групп 85 ключей (фиг.lб). формационный вход шестого ключа 106

Вход 87 анализатора 5 входного сиг- . связан с входом 109, а информационнала объекта связан с векторными ин- ныи вход пятого ключа. 107 с входом

5 формационными входами третьих групп 110 переключателя 13. Вход 111 пере" ключей 85; векторные выходы которых ключателя 13 соединен с управляющим образуют выход 88 анализатора 5 вход- входом пятого ключа 107 и входом перного сигнала объекта, вого элемента НЕ 105, выход которого

Анализатор 4 выходного сигнала связан с управляющим входом шестого объекта (фиг.9) содержит и-1 вторых. ключа 106. Выход пятого ключа 107 сопороговых элементов 89, и-1 четвертых единен с первым входом, а выход шесисточников 90 постоянного напряжения, того ключа 106 — с вторым входом суми-1 четвертых нормально разомкнутых : 15 матора 108, выход которого подключен -. ключей 91. Вход 92 анализатора 4 вы- к выходу 112 переключателя 13. ходного сигнала объекта соединен с . Анализатор 14 успешности шага первыми входами вторых пороговых эле- (фиг.l3) содержит вторую схему 113 ментов 89, вторые входы которых сое- выбора максимальной из нескольких пединены с выходами четвертых источни- Ременных, и-1 четвертых компараторов ков 90 постоянного напряжения, наст- 114, и-1 седьмых нормально разомкнуроенных так, что на второй вход пер- тых ключей 115. Вход 116 анализатора вого по порядку второго порогового 14 успешности шага соединен с первыми элемента 89 подан сигнал "1 ", на вто- входами четвертых компараторов 114 и рой пороговый элемент 89 подан сигнал 25., входами втоРой схемы 113 выбора маки т,д., на последний второй по- :, симальной из нескольких переменных, роговый элемент 89 подан сигнал вели- выход которой подключен к вторым вхочиной п-1. Выходы вторых пороговых дам четвертых компараторов 114. Выэлементов 89 связаны с управляющими ходы четвертых компараторов 114 свявходами четвертых ключей 91, информа- 30 заны с информационными входами седь. ционные входы которых, образуют вход мых ключей I I5 управляющие входы ко93, а выходы- выход (94 анализатора 4 . тоРых подключены к входу 117 анализавыходного сигнала объекта. тора 14 успешности шага. Выходы седьПервый блок ll сравнения (фиг. 10) :мых ключей 115 образуют выход 118 содержит К третьих пороговых элемен-.". анализатора 14 успешности шага. тов 95 и пятый сумматор 96, Вход 97

Блок 22 ключей (фиг.14) содержит первого блока 11 сравнения связан с и-1 четвертых групп ключей 119 первыми входами третьих пороговых эле- (фиг.16), Управляющие входы четвер- ... ментов 95, вторые входы которых под- тых групп ключей 119 подключены к . ключены к входу 98 первого блока 11 40 входу 120блока 22ключей,; вход 121сравнения. Выходы третьих пороговых Моторого связан с векторными информаэлементов 95 связаны с входами пято- ционными входами четвертых групп клюго сумматора 96, выход которого под- чей 119. Выходы четвертых групп клюключен к выходу 99 первого блока 11 чей 119 соединены с выходом 112 блосравнения. ка 22 ключей.

Элемент И 18 (фиг.ll) содержит шес- Второй переключатель 27 (фиг.15) той сумматор 100 и схему 101 ограни-, содержит К восьмых сумматоров 123, чения выходного напряжения по амплиту- К девятых 124 и К восьмых 125 нормальде. Вход 102 и вход 103 элемента И 18 но замкнутыхключей, второй элемент соответственно соединены с первым и . НЕ 126, нормально разомкнутое реле 127 вторым входом шестого сумматора 100, . времени, третий источник 128 единичЮ выход которого связан с входом схемы ного напряжения. Выход третьего ис101 ограничения выходного напряжения точника 128 единичного напряжения) по амплитуде. Выход схемы 101 ограни- связан с входом реле 127 времени, вычения выходного напряжения па амплиту- ход котоРого соединен с входом второде подключен к выходу 104 элемента го элемента НЕ 126 и с управляющими

И 18. входами девятых ключей. Вход 129 втоПервый переключатель 13 (фиг.12), рого переключателя связан с информасодержит первый элемент НЕ 105, шес- ционными входами девятых ключей 124, 9 163683 выходы которых соединены с вторыми входами восьмых сумматоров 123. Выход второго элемента НЕ 1 26 связан с управляющими входами восьмых ключей

115, информационные входы которых подключены к входу 130 второго переключателя 27. Выходы восьмых ключей !25 связаны с первыми входами сумматора

123, выходы которых образуют выход 131

1О второго переключателя 27.

Группа ключей (фиг.lб), входящая в состав блоков 5, 6, 15, 22, 24, 25, содержит К нормально разомкнутых десятых ключей 132, управляющие входы которых соединены с входом 133 группы ключей. Информационные входы десятых ключей 132 образуют вход 134, - выходы — выход 135 группы ключей.

Группа ячеек памяти (фиг.17), входящая в состав блоков 6, 15, 24, содержит К третьих ячеек 136 памяти, входы которых образуют вход 137, а выход — выход 138 группы ячеек памяти. 25

Группа коммутаторов (фиг.18), входящая в состав блоков 6 и 15, содер,жит К четвертых коммутаторов 139, вторые входы которых подключены к, первому входу 140 группы коммутаторов. Первые нходы четвертых коммутатОров )39 образуют второй векторный вход 141, а выходы четвертых коммута° торов — К векторных выходов 142 группы коммутаторов.

БЛок 10 задания ограничений содержит две группы задатчиков, первая содержит К задатчиков, вторая — ?. задатчиков. Выходы первой группы задатчиков образуют первый выход, выходы второй группы — второй выход блока 10 задания ограничений.

Третий блок 15 памяти устроен и . работает аналогично первому блоку б памяти..

Второй блок 17 сравнения устроен и работает аналогично первому 11 блоку сравнения.

Второй блок 20 датчиков содержит

L датчиков, входы которых образуют вход, а выходы — выход второго "лока

20 датчиков. Датчик 19 реализован аналогично.

Первый блок 21 датчиков содержит К датчиков, входы которых образуют вход, 55 а выходы первого блока 21 датчиков, Анализатор 25 вспомогательного выход- . ного сигнала объекта устроен и работает аналогично анализатора 5 входного

1 1О сигнала объекта. Блок 8 планирования эксперимента содержит К задатчикон, выходы которых подключены к выходу блока 8 планиронания эксперимента, Блок 26 задания ььтрафа содержит задатчик, выход которого связан с входом первого переключателя 13.

Работу системы рассмотрим на примере задачи поиска минимума целевой функции.

В исходном состоянии н третьих ячейках 136 памяти (фиг ° 17) первых групп 33 ячеек памяти первого б и третьего 15 блоков памяти (фиг.2), вторых групп 78 ячеек памяти пятого блока 24 памяти (фиг.7) записаны нули. В первых ячейках 43 памяти второго блока 3 памяти (фиг.3) и вторых ячейках 71 памяти четвертого блока 23 памяти (фиг.б) записапы нули. Первые группы 33 ключей перзого 6 и третьего 15 блоков памяти (фиг.2), вторые группы 79 ключей пятого блока 24 памяти (фиг.7), третьи группы 85 ключей анализатора 5 (фиг.8) и анализатора

25, четвертые группы 119 ключей блока

22 ключей (фиг.14) закрыты. Первые ключи 42 второго блока 3 памяти (фиг.3), третьи ключи 72 четнертого блока 23 памяти б, четвертые ключи

9l анализатора 4 (фиг.9), пятый 107 . и шестой 106 ключи первого переключателя 13 (фиг.12), седьмые ключи 115 ! анализатора 14 успешности шага (фиг.13), восьмые 125 ключи переключателя 27 (фиг.5), десятые ключи 132 группы ключей (фиг.lб) закрыты. Вторые ключи 65 блока 2 ранжирования (фиг.5), и девятые 124 ключи второго переключателя 27 (фиг.15) открыты.

На выходах первого 53 и второго 56 мультинибраторсв, первого 51 и второго 55 счетчиков, первого 50 второго

54 и третьего 58 звеньев запаздынания, первого 52 и второго 57 интеграторов, соответственно, и на выходах командного блока 9 (фиг,4) нули. Второй переключатель 27 (фиг. 15) открыт по второму и закрыт по первому входуе

Одновременность пуска блоков сис" темы обеспечивается подачей электропитания на блоки в один момент времеНиа

В момент пуска блок 8 планирования эксперимента формирует заданные начальные значения факторов Х, — 1,К, где К вЂ” размерность простран1636831

12 ства факторов. С выхода блока 8 планирования эксперимента через второй вход второго переключателя 27 сигнал ( а заданных значениях факторов поступа. 5 ет на вход объекта 1, где реализуется с ошибкой Z. Одновременно в момент пуска на втором выходе командного блока 9 с периодичностью ci формируются сигналы величиной 1,2,3 ..п, где 10 и> К+1 и задается заранее, исходя из свойств объекта. С второго выхода icoмандного блока 9 сигналы поступают на входы первого б, второго 3 и третьего 15 блоков памяти, где записываются сигналы, приходящие соответственно с первого блока 21 датчиков, датчика 19 и второго блока 20 датчиков; B первом блоке 6 памяти записываются значения входного воздействия

Х ; + Z „(j = 1, К; i = l,n), соатветствуйщее ему значение основной вьгходной У; .и вспомогательной выходной

Y ";(j = 1,L) переменных записываются ьсп . соответственно Во втором 3 и третьем 25

15 блоках памяти. Это происходит следующим образам.

В момент пуска на выходах задатчиков, входящих в состав блока 8 планирования эксперимента, формируются сиг 30 нелы о значениях входных воздействий, которые подаются на вход 129 второго переключателя 27 (фиг.15), где через открытые девятые ключи 124 и восьмые сумматоры 123 поступают на выход 131.

С выхода 131 второго переключателя 2i 35 сигналы о значениях входных воздействий поступают на вход объекта 1 где реализуются с ошибкой Z, .поступающей с входа 28 системы.

Реализованные входные воздействия

Х+Е измеряются первым блоком 21 датчиков и поступают на вход 36 первого блока 6 памяти (фиг.2). Полученные . значения основной выходной переменной 45

Y на выходе объекта 1 измеряются дат" чиком 19 и поступают на вход 45 второго блока 3 памяти (фиг.3). Полученные значения вспомогательной выходной переменной 1 на выходе объекта 1 изб С6 меряются вторым блоком 20 датчиков и поступают на вход третьего блока 15 памяти.

Одновременно с этим в момент пуска первый мультивибратор 53 командного блока 9 (фиг.4) начинает генерировать п единичных импульсов с периодично" стью ., (п > К+1, К. — число факторов.

n — - выбирается заранее с учетом . свойств объекта оптимизации). Единичные импульсы подаются на первый вход первого интегратора 52, на выходе которого формируется последовательность сигналов величиной 1,2,3...п, которая! подается на выход 61 командного блока 9 (временная диаграмма работы командного блока 9 приведена на фиг.20). С вы-. хода 61 командного блока 9 последовательность сигналов поступает на входы

37 первого 6 и третьего 15 блоков па . мяти (фиг.2), и на вход 46 третьего блока 15 памяти (фиг.3). С входа 37 первого блока в памяти (фиг.2) последовательность сигналов величиной 1,2, З...n поступает на первые входы первых компараторов 32, на вторйе входы которых с выходов первых источников

31 постоянного напряжения поданы сигналы определенной величины. Причем с первого по порядку первого источника

31 постоянного напряжения подан сигнал "1", со второго — "2", и т.д., с последнего первого источника 31 постоянного напряжения подан сигнал величиной п. При совпадении по величине значений сигналов, поступающих на входы первых компараторов 32 с входа 37 первого блока 6 памяти и с выходов первых источников 31 постоянного напряжения, на выходе первого кампаратора 32, на входах которого значения совпали, формируется сигнал подаваемый на управляющий вход одной из первых групп 33 ключей. С управляющего входа первой группы 33 ключей сигнал поступает на управляющие входы десятых ключей 132 (фиг.lб), открывая их.

Таким образом, появление последовательности сигналов 1,2,3...n на входе 37 первого блока 6 памяти (фиг.2) вызывает поочередное открытие первых групп 33 ключей. Через информационный векторный вход открытой первой группы

33 ключей с входа 36 первого блока 6 памяти на векторный вход одной из пер вых групп 34 ячеек памяти поступают сигналы а значениях входных ваэдейст" вий в i-м опыте. Эти сигналы после закрытия первой группы 38 ключей записываотся в ячейках 136 памяти (фиг.17), входящих в состав первых групп 34 ячеек памяти, Аналогичным образом происходит запись значений вспомогательной выходной переменной Y i 1,и в третьем блоке 15 памяти. Эти значения поступают через вторую группу 20 датчиков

1636831 с выхода 30 объекта 1 на вход третьего блока 15 памяти.

Поступающая на вход 46 второго блока 3 памяти последовательность сигналов 1,2 3 и подается на первые вхо5 ды вторых компараторов 41. На вторые входы вторых компараторов 41 с выходов вторых источников 40 постоянного напряжения поданы сигналы величиной от 1 до и, таким же образом как и с выходов первых источников 31 постоян, ного напряжения первого блока 6 памяти (фиг.2). При совпадении величин сигналов на входах второго компарато- 1 ра 41 (фиг.3) на его выходе формируется управляющий сигнал, который открывает один из первых ключей 42. Таким образом, появление последователь-. ности сигналов величиной 1,2,3...n

20 на входе 46 второго блока 3 памяти вызывает, поочередное открытие первых ключей 42. Сигнал о величине основной выходной переменной Y, в i-м опыте

/ с входа 45 второго блока 3 памяти про- 25 ходит через открытый i-й первый ключ

42 на вход первой ячейки 43 памяти, где записывается. Это происходит при замыкании первого ключа 42 при появлении на входе 46 второго блока "- памяти очередного сигнала.

Таким образом, в первых группах 34 ячеек памяти первого 6 (фиг.2) и . третьего 15 блоков памяти и в первых ячейках 43 памяти второго блока 3 памяти (фиг.3) записаны величины соот-;, ветственно входных воздействий Х ; (j=

1, К), выходной вспомогательной переменной Y; (j = 1, L) и выходной

)1 основной переменной Y- в и опытах, 1, и.

С выхода втарого блока 3 памяти сигналы о записанных значениях основной выходной переменной поступают на вход блока 2 ранжирования, где наблюдения упорядочиваются по возрас45 танию.

Это происходит следующим образом, С выхода 48 второго блока 3 памяти (фиг.3) сигналы о значениях Y поступают на вход 67 блока 2 ранжирования (фиг.5), откуда подаются на входы первого канала и на информационные входы вторых ключей 65, входя— щих в состав остальных каналов. В первом канале блока 2 ранжирования сиг- 55 налы поступают на входы первой схемы

62 выбора максимальной из нескольких переменных и на первые входы третьих компараторов 63. На выходе первой схемы 62 выбора максимальной иэ нескольких переменных формируется сигнал, равный по величине наибольшему по значению сигналу на входах этой схемы.

Этот сигнал поступает на вторые входы третьих компараторов 63. При совпадении величин сигналов на входах третьего компаратора 63, порядковый номер которого соответствует порядковому номеру наибольшего значения Y в исходной последовательности наблюдений, на выходе последнего формируется единичный сигнал. Этот сигнал поступает на вход усилителя 64, где усиливается до величины и. Таким образом, на

1 одном иэ выходов первого канала блока

2 ранжирования формируется сигнал величиной n, :a остальных выходах этого канала сигналы равны нулю. Сигналы с выходов первого канала поступают на первые входы четвертых сумматоров 66 и на управляющие входы вторых ключей

65 второго канала. При этом второй ключ 65, порядковый номер которого соответствует порядковому номеру наибольшей величины Y в исходной последовательности, закрывается, так как на его управляющем входе присутствует

I отличный от нуля сигнал. Далее во втором канале блока 2 ранжирования про- . исходит выбор второй по значению величины Y. Выбор осуществляе-ся аналогично работе первого канала. В результате на одном из выходов второго канала блока 2 ранжирования формируется сигнал вепичиной п-1, на остальных выходах этого канала сигналы равны нулю. Сигналы с выходов второго канала поступают на вторые входы четвертых сумматоров 66 и а управляющие входы вторых ключей 65 третьего канала. Далее в остальных каналах производится выбор третьей, четвертой и т.д, по значению величины У. Таким образом, на входы четвертых сумматоров 66 поданы нули и сигналы, величины которых характеризуют положение выходной переменной Y в итоговой упорядоченной по

1 возрастанию последовательности. На выходах четвертых сумматоров 66 формируются сигналы, определяющие. положение 7; в ранжированной последовательности, причем совпадает с порядковыми номерами четвертых сумматоров 66 и соответственно с порядковыми номерами

Y в исходной последовательности наб1 людений. С выходов четвертых суммато16

1636831 ров бб ранжировочная последователь-. " ность поступает на выход 68 блока 2 ранжирования.

С выхода.68 блока 2 ранжирования ранжировочная последовательность пос5 тупает на входы первого 6, второго 3 и. третьего 15 блоков памяти, после

4 чего на выходы блоков записанные сигна" лы подаются упорядочена;

Это происходит следующим образом.

Ранжировочная последовательность с выхода 68 блока 2 ранжирования по;а дается на вход 38 первого блока 6 па" мяти (фиг.2). Сигналы на этом входе являются управляющими для четвертых коммутаторов 139 (фиг.18), входящих в состав первых групп 35 коммутато-..-. ров. Четвертые коммутаторы 139 открываются по выходу, порядковый номер которого соответствует величине сигнала, поступающего на первый вход группы 35 коммутаторов (фиг.2) с входа 38 первого блока 6 .памяти. Таким образом, происходит упорядочение зна- 25 чений входных воздействий Х; в соответствии с ранжировочной последовательностью. Упорядоченная последовательность Х; поступает на вход 39 первого блока 6 памяти.

Аналогичным образом происходит упорядочение значений вспомогательных выходных переменных Y., " в третьем

ЬСЯ блоке 15 памяти.

- 35

Ранжировочная последовательность, поступающая с выхода 68 блока 2 ранжирования (фиг.5), поступает на вход

47 второго блока 3 памяти (фиг,3), откуда подается на первые входы пер-.;-; 40 вых коммутаторов 44. Первые коммута-.; торы 44 открываются по выходам, по-::.; рядковые номера которых соответствуют величинам сигналов, поступающих .нд первые входы первых коммутаторов 44.

Таким образом, происходит упорядочение основной выходной переменной Y, по возрастанию. Упорядоченная последовательность Y,, поступает на выход

49 второго блока 3 памяти..

После формирования на выходах блоков памяти упорядоченного массива . наблюдений на выходе командного бло- ка 9 с периодичностью g,, Ф, « Ь фоРмируется последовательность .сигналов

m 1,2,3...(n-1), второй переключатель 27 закрывается по второму и открывается по первому входу.

Это происходит следующим образом.

После генерации и импульсов первым мультивибратором 53 (фиг. 4) первый счетчик, настроенный по модулю и, обнуляется и формирует на выходе сигнал, который поступает на пер-, вые управляющие входы первого 53, вто- рого 56 мультивибраторов и на вход первого звена 50 запаздывания, Этот сигнал останавливает первый мульти-... вибратор 53, запускает второй мультивибратор 56 и через первое звено 50 запаздывания поступает на второй вход первого интегратора 52 и обнуляет его. Второй мультивибратор 56 с пе-,: риодичностью 9, (g аф)генерирует п-1 импульсов, которые подаются на вход второго счетчика 55 и первый вход второго интегратора 57. На выходе второго интегратора 57 формируется последовательность сигналов m = 1,2,3... (nò1), которая поступает на выход 59 командного блока 9 (временная диаграмма работы командного блока 9 приведе".... на на фиг.20).

После генерации и импульсов первым мультивибратором 53 командного блока

9 (фиг.4) срабатывает нормально разомкнутое реле 127 времени второго переключателя 27 (фиг ° 15), настроенного на время срабатывания n.A . После замыкания нормально разомкнутого контакта реле 127 времени с выхода третьего источника 128 единичного напряжения на вход второго элемента НЕ 126 и на управляющие входы девятых ключей 124 поступает единичный управляющий сигнал. Этот сигнал закрывает девятые ключи 124 и, проходя через второй элемент НЕ 126, поступает на управляющие входы восьмых ключей 125, которые открываются по информационным входам.

Таким образом, второй переключатель

27 закрыт по второму и открыт по первому входам.

Последовательность сигналов m

1,2,3...(n-1) поступает на входы четвертого 23 и пятого 24 блоков памяти, на входы анализаторов 5,4 и 25 °

На входы анализатора 5, анализатора 4 и анализатора 25 с выходов соответствующих блоков памяти поступают сигна-. лы упорядоченных значений входной, выходной и вспомогательной выходной переменных. Эти же сигналы поступают соответственно на первый 7, второй 12 и третий 16 сумматоры. На выходах анализаторов 5,4 и 25 формируются сигналы о первых m упорядоченных эначе<

1636831

20 ниях соответственно входной, выходной и вспомогательной выходной перемен-, ных, которые поступают на входы сум- . маторов 7, 12 и вход сумматоре 16 соответственно.

Это происходит следующим образом.

С выхода 39 первого блока 6 памяти (фиг,2) упорядоченные значения входных воздействий Х, . поступают на вход 87 анализатора 5 (фиг.8) . на

10, первый вход 86 которого с первого выхода 59 командного блока (фиг.4) подается последовательность сигналов

m < = 1,2,3...(n-1). Последователь-..:. ность m.1 поступает на первые входы первых пороговых элементов 83, на вторые входы которых с выходов третьих источников 84 постоянного напряжения подаются сигналы определенной величины. Причем на второй вход первого по,порядку первого порогового элемента 83 подан сигнал "1", на второй пороговый элемент — "2" т,д., на последний по порядку первый пороговый элемент 83 подан сигнал величиной и-1. Первые пороговые элементы 83 пропускают сигнал, начиная с определенной величины, которая определяется величиной сигнала на его вторых входах. Таким образом, последовательность сигналов ш = 1,2,3...(n-1) на входе 86 анализатора 5 приводит к тому, что на выходах первых пороговых элементов 83 последовательно формируются отличные от нуля сигналы. Эти сигналы поступают на вторые входы третьих групп 85 ключей и являются управляющими для входящих в их состав десятых ключей 132 (фиг.16). Третьи группы 85 ключей последовательно, по40 мере появления.на входе 86 анализато. ра 5 (фиг.8) сигнало>в т = 1,2,3... (п-1),открываются и пропускают с входа

87 на выход 88 по m1 первых зйачений упорядоченных входных )воздействий.

Аналогичным образом на выходе анализатора 25 формируются сигналы о первых ш значениях вспомогательных вы( всп ходных переменных Y .

С выхода 49 второго блока 3 памяти 50 (фиг.3) упорядоченные значения основной выходной переменной Y поступают на вход 93 анализатора 4 (фиг.9), на вход 92 которого с выходя 59 командного блока 9 (фиг.4) подается последовательность сигналов m (= 1,2,3... (n-1). Эта последовательность поступает на первые входы вторых пороговых элементов 89, на в;орые входы которых. с четвертых источников 90 постоянного напряжения подаются сигналы опре;, деленной величины. Величины сигналов на выходах четвертых источников 90 постоянного напряжения совпадают с величинами сигналов на .выходах соответствующих третьих источников 84 постоянного напряжения анализатора 5 (фиг,8). Последовательность m ), 2,3. ° .(n-1) на входе 92 анализатора 4 (фиг,9) приводит к тому, что на выходах первых ш„ вторых пороговых эле, ментов 89 формируются отличные от нуля сигналы. Эти сигналы поступают на управляющие входы четвертых ключей

91, которые пропускают с входа 93 анализатора 4 на его выход 94 m первых значений Y (С выхода 88 анализатора 5 (фиг.8) первые mх значений X поступают на вход первого сумматора 7, на другой вход которого с выхода 39 первого блока 6 памяти (фиг.2) поданы все и значений входных воздействий Х, Ана- логичным образом с выхода анализатора 25 первые () значений упорядочен( ной последовательности Y поступают на вход третьего сумматора 16, на другой вход которого с третьего блока (M. A

15 памяти поданы все и значений Y

С выхода 94 анализатора 4 (фиг.9) первые m значений упорядоченной последовательности Y подаются на вход второго сумматора 12, ня другой вход которого с выхода 49 второго блока 3 памяти (фиг.3) поданы все и значе-,: ний Y.

В первом сумматоре 7 рассчитываются значения факторов X (j = 1, К) на очередном шаге оптимизации

11, (n-m ), — )1

)=1 1=(» -(1 (= -< + < )) х,. + 5 х...

2 N g Ь N

Ь m,) ) (n-т,), )

1=1 (=(Первые m(значений факторов Х пос-. тупают на второй вход, а все и значений Х вЂ” на первый вход первого сумматора 7.

В третьем сумматоре 16 рассчитывается прогнозируемое значение вспомогательной выходной переменнной Y (j=

1, .L) на очередном шаге оптимизации:

Щ1

6СП (, =()), 1

1636831

=-(l +-. ) Y . - +

2 пспу (n m . )

2 - @се,М

11

+ "> т., (и "п, Первые m < значений вспомогательной есп переменной Y поступает на второй ею вход, а все и значений 7 — на первый вход третьего сумматора 16, 10

Во втором сумматоре 12 рассчитывается оценка успешности шага на очередном шаге оптимизации

YA)

Q(m) =„ЖY;

<-(;=1

Первые m значений выходной пере1 менной У поступают на второй вход, а все и значений Y - на первый вход вто-

:.20 рого сумматора 12.

Таким образом, на выходах первого

?, второго 12, третьего 16 сумматоров формируются значения соответственно факторов Х, оценки успешности шага 25

Q(m<) вспомогательной выходной переВсп, Ц+ мекной 7 на очередном шаге оп-. тимизации. Рассчитанные значения факторов Х 1 +1 с выхода первого сумматора

7 поступают на вход первого блока -,11 30 сравнения и вход пятого блока 24 памяти, где записываются в ячейку с номером ш„. С выхода второго сумматора

12 сигнал с оценки успешности шага

Q(m ) поступает на вход первого пе1

3S реключателя 13. Сигнал о прогнозируемом значении вспомогательной выходной переменной Y o" " с выхода третьего сумматора 16 поступает на вход второго блока 17 сравнения. На входы бло- 40 ков 17 и 11 сравнения с блока 10 задания ограничений подаются сигналы о величине ограничений на Х и 711 . В случае, если и ра