Устройство для воспроизведения цифровых сообщений

Устройство для воспроизведения цифровых сообщений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике воспроизведения цифровых сообщений и может быть использовано в каналах воспроизведения цифровой информации, например, в составе запоминающих устройств с движущегося носителя.Целью изобретения является повышение достоверности воспроизведения информации . В устройство для воспроизведения цифровых сообщении, содержащее источник опорного напряжения,подключенный й-первому входу суммирующего усилителя, выход которого соединен с вторым входом компаратора, первый вход которого соединен с информационным входом устройства, а выход - с входом первого декодера, первый и второй выходы которого соединены соответственно с информационным и маркирующим входами второго декодера, введены последовательно соединенные реверсивный счетчик, регистр и цифроаналоговый преобразователь, выход которого подсоединен к второму входу суммирующего усилителя, элемент задержки, вход которого соединен с выходом компаратора,а выход - с суммирующим входом реверсивного счетчика , вычитающий вход которого соединен с выходом кодера, вход которого соединен с информационным выходом устройства и первым выходом второго декодера, второй выход которого соединен с инвертирующим входом схемы И, с установочным входом реверсивного счетчика и с выходом сигнала отказа от декодирования устройства, а третий йыход подключен к прямому входу схемы И, выход которой подключен к управляющему входу регистра. 1 ил. i (Л С 05 оо оо ОЭ

союз советсних

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5f)5 С 11 В 20/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Ао изОБРетениям и ОткРытиям

flPH ГКНТ ССОР (21) 4705154/10 (22) 27.03;89 (46) 30 ° 03.91. Бюл. ¹ 12 (71) Пензенский политехнический институт (72) Н.Б.Залялов, Б.А.Савельев, А.В.Толов и В.Г.Щетинин (53) 681.532 (088.8) (56) Авторское свидетельство СССР № 1078465,. кл. С 11 В 20/00, 1984.

Авторское свидетельство СССР

¹ 1243027, кл. G 11 В 20/00, 1986.

4 (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ

ЦИФРОВЫХ СООБЩЕНИЙ (57) Изобретение относится к технике воспроизведения цифровых сообщений и может быть использовано в каналах воспроизведения цифровой информации, например, в составе запоминающих устройств с движущегося носителя. Целью изобретения является повьппение достоверности воспроизведения информа.ции. В устройство для воспроизведения цифровых сообщений, содержащее источник опорного напряжения,подключенный к.первому входу суммирующего усилителя, выход которого соединен.Изобретение относится к технике воспроизведения цифровых сообщений и может быть использовано в каналах воспроизведения цифровой информации, например в составе запоминающих устройств с движущимся носителем.

Цель изобретения - повышение достоверности воспроизведения информации.

„.Я0„, 1638730 А 1

2 с вторым входом компаратора, первый вход которого соединен с информационным входом устройства, а выход — с входом первого декодера, первый и второй выходы которого соединены соответственно с информационным и маркирующим входами второго декодера, введены последовательно соединенные реверсивный счетчик, регистр и цифроаналоговый преобразователь, выход которого подсоединен к второму входу суммирующего усилителя, элемент задержки, вход которого соединен с выходом компаратора,а выход — с суммирующим входом реверсивногс счетчика, вычитающий вход которого соединен с выходом кодера, вход которого соединен с информационным выходом устройства и первым выходом второго декодера, второй выход которого соединен с инвертирующим входом схемы

И, с установочным входом реверсивного счетчика и с выходом сигнала отказа от декодирования устройства, а третий выход подключен к прямому входу схемы И, выход которой подключен к управляющему входу регистра.

1 ил.

На чертеже представлена структурная электрическая схема устройства для воспроизведения цифровых сообщений.

Устройство содержит источник 1 опорного напряжения, суммирующий усилитель 2, компаратор 3, первый 4 и второй 5 декодеры, элемент 6 задерж1638730 ки, элемент И 7, кодер 8, реверсив- ный счетчик 9, регистр 10 и цифроаналоговый преобразователь 11. Выход источника 1 опорного напряжения подключен к первому входу суммирующего усилителя 2, выход которого подсоединен к второму входу компаратора 3, первый вход которого соединен с информационным входом устройства, Выход компаратора 3 соединен с входом первого декодера 4, первый и второй выходы которого связаны соответственно с информационным и маркирующим входами второго декодера 5. Раз- 15 рядные выходы реверсивного счетчика

9 через регистр 10 соединены с разрядными входами цифроаналогового преобразователя 11, выход которого связан с вторым входом суммирующего 20 усилителя 2. Выход компаратора 3 через элемент 6 задержки соединен с суммирующим входом реверсивного счетчика 9, вычитающий вход которого соединен с выходом кодера 8, Второй де- 25 кодер 5 имеет три выхода, Первый его выход соединен с информационным выходом устройства и входом кодера 8. Второй вход соединен с инвертирующим входом элемента И 7, установоч- 30 ным входом реверсивного счетчика 9 и выходом сигнала отказа от декодирования устройства, Третий выход подключен к прямому входу элемента И 7, выход которого подключен к управляющему входу регистра 10, Устройство работает следующим образом, Устройство работает в условиях, 40 когда при записи и воспроизведении информации используется избыточный корректирующий блоковый код. Воспроизведенный с носителя и усиленный сигнал двоичной информации Uz< посту- 45 пает на первый вход компаратора 3, на второй вход которого поступает скорректированный опорный уровень

U + 6 U „ с выхода суммирующего огг усилителя 2, на входы которого пос— тупают сигнал опорного уровня Поп с выхода источника 1 опорного напряжения и сигнал коррекции опорного уровня + Uo> с выхода цифроаналогоВого преобразователя 11. На Выходе компаратора 3 формируется двоичная последовательность избыточного канального кода.

В избыточном канальном коде, на- пример коде (10,8), восьмибитовая комбинация (байт), представляющая собой один символ, преобразуется в избыточную кодовую последовательность, состоящую из десяти битов, записывается на носитель информации или воспроизводится с него, Двоичная последовательность с выхода компаратора 3 поступает на вход первого декодера 4, в котором осуществляется преобразование последовательного кода в параллельный, а также производится преобразование избыточного кода в неизбыточный (например, десятиразрядного кода в восьмиразрядный) и обнаружение в символе некоторых ошибок (стираний), которые фиксируются как стирания, Если в сигнале стирания нет, то на первом выходе первого декодера 4 преобразованный код подается на информационный вход второго декодера 5. При обнаружении первым декодером 4 стирания на его первом выходе формируются нулевые элементы кода, а на втором выходе — маркирующий сигнал, который подается на маркирующий вход второго декодера 5, Второй декодер 5 работает с кодоввыми блоками, После накопления в нем кодового блока, комбинации которого являются элементами конечного поля Галуа, закодированные с помощью блокового кода (H, К), например кода Рида-Соломона, второй декодер 5 на основании вычисления и анализа синдромов и учета маркирующих сигналов исправляет в кодовом блоке возможные ошибки и стирания и выдает информацию на выход устройства.

Для исправления пакетов ошибок второй декодер 5 может быть построен с учетом применения различных законов перемещения кодовых блоков.

Если кратность ошибок и стираний вьшге корректирующей способности кода, то второй декодер 5 выдает сигнал отказа от декодирования, и весь декодируемый блок пропускается. Этим предлагаемое устройство выгодно отличается от прототипа, так как обнаруженные, но неисправленные ошибки на выход. устройства не передаются. Ос. тальные блоки устройства используются для формирования сигнала коррекции опорного уровня следующим образом.

38730 6 сигнала U что может быть вызвано вх

1 указанными факторами. Достоверность работы компаратора 3 понижается °

Если кратность ошибок не превышает корректирующей способности кода, то на втором выходе второго декодера 3 отсутствует сигнал отказа от декодирования, а сигнал с его третьего выхода, соответствующий концу каждого кодового блока, проходит через схему И 7 на управляющий вход регистра 10, переписывая в него код

ДМ иэ реверсивного счетчика 9 и сбра. сывая реверсивный счетчик 9 в нуле.вое состояние (цепь сброса на чертеже не показана). Реверсивный счетчик

9 подготавливается к вычислению кода

Д11 для следующего кодового блока.

20 В соответствии со значением и эна1б

С выхода компаратора 3 воспроизв еденная двоичная последов а тельно с ть сигналов через элемент б задержки подается на суммирующий вход ревер-. сивного счетчика 9. Одновременно с выхода устройства исправленная информация подается на вход кодера 8,кото- рый производит обратное первому декодеру 4 преобразование параллельного неизбыточного кода в последовательный избыточный канальный код (например, восмиразрядного в десятиразрядный).

Исправленная двоичная последовательность сигналов с выхода кодера

8 подается на вычитающий вход реверсивного счетчика 9.

Время задержки ь элемента 6 задержки выбирается таким образом,чтобы исправленная двоичная последовательность сигналов на выходе кодера 8 соответствовала по временному положению той двоичной последовательности сигналов, которую получа— ют на выходе компаратора 3, т.е. п и на задержек обработки сигналов соответственно первого декодера 4,второго декодера 5 и кодера 8.

После окончания обработки каждого кодового блока в реверсивном счетчике 9 фиксируется код Д 11

= 11 . — Ы, где 11 — число единиц в дйо ич ной и осл едо в а тел ь нос ти, форм ирувмой компаратором 3; 1 — число единиц в двоичной последовательности, формируе. .ой кодером 8, Таким образом, код Q 11 несет информацию о достоверности формируемой двоичной последовательности сигналов компаратором 3. Если $ 11 = О, то ука— занные двоичные последовательности совпадают. В этом случае можно считать, что компаратор 3 работает в режиме, когда уровень опорного сигнала располагается симметрично относительно сигнала U „ ° Происходит достоверное формирование компаратором

3 двоичной последовательности.

Если Д Ы ) 0 или Д11 (О, то в фор— мируемой двоичной последовательности сигналов компаратором 3 происходит преобладающее искажение формирования соответственно единиц или нулей, В этих случаях можно считать, что компаратор 3 работает в режиме,когда уровень опорного сигнала располагается несимметрично относительно ком кода Д11 цифроаналоговый преобразователь 11 вырабатывает соответствующий сигнал коррекции опорного уровня + Д U „, который суммируется с Uon и изменяет условия работы компаратора 3. Происходит повышение достоверности формирования двоичной последовательности сигналов компаратором 3 за счет симметрирования уровЗО ня опорного сигнала относительно сигнала 0

Если кратность ошибок вьш;с-. корректирующей способности кода, то сигнал отказа от декодирования с второ "о выхода второго декодера "-апрещает прохождение у сигнала через схему И 7, препятствуя переписи в регистр 10 очередного кода QN, и сбрасывает реверсивный счетчик 9 в нулевое состояние, подготавлчвая его к вычислению кода $ 11 для следующего кодового блока. В этом случае опорный уровень не корректируется и сохраняет свое предыдущее значение.

Таким образом, в устройстве устанавливается обратная связ.-. по коррекции опорного уровнн компаратора З,которая связ ана с корректирующей способностью применяемого кода, 50 Путем изменения параметров цифроаналогового преобразователя 11 по экспериментальным данным в устройстве можно устанонить onòèìàëüíûê закон изменения значения сигнала Koр55 Рекции опорного урo н L,T. îï

В устройстве повышение достоверности воспроизведение пнф. рмации происходит за счет симметрирования опорного уровня компаратора 3 относи1638730 тельно П е „причем нарушение симметрии может быть вызвано указанными факторами.

Понятие симметрии необходимо пони5 мать в более широком смь(сле, чем просто соотношение между U „ и U@„, так как в устройстве за счет обратной связи устанавливается оптимальный симметричный опорный уровень с точки 10 зрения достоверности воспроизведе" ния двоичной информации.

Вероятность ошибки воспроизведения двоичной информации в симметричном канале ниже, чем в несимметрич- 15 ном. Вероятность ошибки при приеме дискретной (двоичной) информации определяется как

P О 5

1 h

О И.1 2

У() + го Р

+ е I°, (1) где h — отношение сигнала к помехе; 25

h (Р (†--) - интеграл вероятности Гаус- Г2 са.

Эта вероятность соответствует симметричному случаю, т. е. пороговому уровню Uo„ U<>/2, при этом первый суммируемьпЪ член соответствует вероятности ошибочного приема 1, а второй член - вероятности ошибочного приема О. 35

Значение параметра Ь в системах воспроизведения должен быть равным

h = 3-4. !

Для сравнения вероятностей ошибок 40 для различных пороговых уровней формулу (1) приводят к виду с явно выраженным значением отношения.порогового уровня к сигналу. Тогда формула (1) при Чоа Иек 0,5 принимает 45 вид:

Р 0,5 (1 - (0 (0.5 -Г2 h)j

0hl,5 2

- (И (2) 50

+ е

При смещении порогового уровня относительно значения 0,5, например на 0,2 ниже, величина порога для выделения единицы етановится равной

0,7, а для выцеления нуля — 0,3.

При этом формула (2) принимает вид:

Р = 0,5 — — (I -Щ(0 ) +2h)) 1 () 4j.2 2

3 5(25, I 1 (3) Аналогично записывается вероятность ошибки при смещении порога на

9, 2 выше значения О, 5, т. е.

Р 5 0,5 †- (I †(Р(0,3 +2h)) +

1 Г (Ъ 12

-0,7, zj (4) Вычисляют значения вероятностей ошибок р Р, Po w 3 для двух

\ значений параметров h = 3, h< = 4.

Результаты вычислений сведены в таблице

h) 11

0,0616

0,0103

0,0454

0,1304

0,0724

P ошл.

PO(I!. 2!

0,0241

Фо рмула изобретения

Устройство для воспроизведения цифровых сообщений, содержащее регистр, элемент задержки, кодер,источник опорного напряжения, подключенный к первому входу суммирующего усилителя, выход которого соединен с вторым входом компаратора, первый вход которого соединен с информационным входом устройства, а выход — с входом первого декодера, первый и второй выходы которого связаны соответственно с информационным и маркирующим

Данные таблицы для рассмотренного примера показывают, что нарушение симметрии в ту или иную сторону приводит к существенному повышению вероятности ошибки. воспроизведения двоичной информации при различных отношениях сигнала к помехе.

Управление работой устройства осуществляется синхронизирующими сигналами, поступающими на синхронизирующие входы декодеров и кодера, т.е. в устройстве используются сигналы опорной тактовой частоты (на чертеже не показаны).

1638730

1Î юom

po&Составитель Н. Макаренко

Техред М,дидык

Корректор А.0сауленко

Редактор Л.Пчолинская

Заказ 929 Тираж 347 Подписное

ВИИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва; Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101 входами второго декодера, о т л и— ч ающе е с я тем, что, с целью повышения достоверности воспроизведения информации, в него введены элемент И соединенные через регистр реверсивный счетчик и цифроаналоговый преобразователь, выход которого подсоединен к второму входу суммирующего усилителя, при этом выход компаратора подключен через элемент задержки к суммирующему входу реверсивного счетчика, вычитающий вход которого соединен с выходом кодера, вход которого подключен к информационному выходу устройства и первому выходу второго декодера, второй выход которого соединен с инвертирующим входом элемента И, установочным входом реверсивного счетчика и выходной шиной сигнала отказа от декодирования, а третий выход подключен к прямому входу элемента И,выход которого соединен с управляющим входом регистра.