Устройство для цифровой фильтрации на основе дискретного преобразования фурье

Устройство для цифровой фильтрации на основе дискретного преобразования фурье

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к цифровой фильтрации, основанной на использовании быстрого преобразования Фурье. Целью изобретения является повышение точности фильтрации во всем диапазоне анализируемых частот Цель достигается тем, что в устройство для цифровой фильтрации на основе дискретного преобразования Фурье, содержащее генератор 1 гармонического (тестового ) сигнала, коммутатор 2, два канала , каждый из которых состоит из последовательно соединенных смесителя 3 и АЦП 4, коммутатор 5, умножитель 6 комплексных чисел, первый блок 7 памяти, блок БНФ 12, четыре умножителя 13 - 1Ь, пять сумматоров 23 - 27, четыре ключа 28-31, четыре регистра 32-35, детектор 36, блок 44 синхронизации , введены пятый 17, шестой 18, седьмой 19, восьмой 20, девятый 21 и десятый 22 умножители, первый 37, второй 38, третий 39 и четвертый 40 (О (Л С оэ Јь Фиг. /

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„164071 О (g1)g 6 06 F 15/353, 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPCHGMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОН ЕТЕНИЯМ И ОТНРЫТИЛМ

ПРИ ГКНТ СССР (21) 4442985/24 (22) 20.06 ° 88 (46) 07.04.9!. Бкл. 1Ф 13 (72) А.К.Берендс (53) 681.3(088.8) (56) Высоцкий Ф.Б. и др. Цифровые фильтры и устройства обработки сигналов на интегральных микросхемах. M.

Радио и связь, 1984, с.22.

Авторское свидетельство СССР

В 840922, кл. G 06 Е 15/332, 1980. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ НА ОСНОВЕ ДИСКРЕТНОГО ПРКОБРА30ВАНИЯ ФУРЬЕ (57) Изобретение относится к вычислительной технике, в частности к цифровой фильтрации, основанной на использовании быстрого преобразования Фурье.

Целью изобретения является повышение точности фильтрации во всем диапазоне анализируемых частот. Цель достигается тем, что B устройство для цифровой фильтрации на основе дискретного преобразования Фурье, содержащее генератор 1 гармонического (тестового) сигнала, коммутатор 2, два канала, каядый из которых состоит из последовательно соединенных смесителя

3 и AUII 4, коммутатор 5, умножитель

6 комплексных чисел, первый блок 7 памяти, блок БПФ 12, четыре умнояителя 13 — 16, пять сумматоров 23—

27, четыре ключа 28-31, четыре регистра 32-35, детектор 36, блок 44 синхронизации, введены пятый 17, шестой Я

18, седьмой 9, восьмой 20, девятый

21 и десятый 22 умножители, первый 37, второй 38, третий 39 и четвертый 40

1640710 делители, второй 8, третий 9, четвертый 10 и пятый 1! блоки памяти, счетчик 41 адресов, цифроаналоговый преобразователь 42 и блок 43 микропрограм5 много управления, Сущность изобретения заключается в том,что увеличивается точность фильтрации во всем диапазоне анализируемых частот засчет умножения последовательности спектральных отсчетов обрабатываемого сигнала на

Изобретение относится к вычислительной технике, в частности к цифровой фильтрации, основанной на использовании быстрого преобразования Фурье (БПФ), и может быть использовано при .цифровой обработке сигналов большой длительности в аппаратуре связи, телеметрии и других областях техники 4

Цель изобретения — повышение точности фильтрации во всем диапазоне анализируемых частот.

Сущность устройства заключается в том что увеличивается точность фильЭ

30 трации во всем диапазоне анализируемых частот за счет умножения последовательности спектральных отсчетов обрабатываемого сигнала на последовательность корректирующих множителей, которая формируется при вычислении корректирующих множителей из спектральных отсчетов изменяющегося во всем диапазоне анализируемых частот гармонического сигнала, формируемого

40 генератором герметического (тестового) сигнала при подключении его к входу устройства.

На фиг. l приведена структурная схема, устройства для цифровой фильтра45 ции на основе дискретного преобразования Фурье; на фиг.2 — функциональная схема блока микропрограммного управления; на фиг.3 — временная диаO грамма синхронизирующих импульсов, формируемых блоком синхрониз ации.

Устройство для цифровой фильтрации на основе дискретного преобразования Фурье (фиг.l) содержит генератор 1 гармонического сигнала, коммутатор 2, два канала, каждый из кото55 рых состоит из последовательно соединенных смесителя 3 и аналого-цифрового преобразователя 4 (АЦП), коммупоследовательность корректирующих множителей, которая формируется при вычислении корректирующих множителей из спектральных отсчетов изменяющегося во всем диапазоне анализируемых частот гармонического сигнала, формируемого генератором гармонического (тестового) сигнала при подключении его к входу устройства. 1 табл, 3 ил.. татор 5, умножитель 6 комплексных чисел, блоки 7 — 1 памяти, блок 12 быстрого преобразования Фурье (БПФ), умножители 13-22, сумматоры 23-27, ключи 28-31, регистры 32-35, детектор 36, делители 37-40, счетчик 41 адресов, цифроаналоговый преобразователь 42 (ЦАП), блок 43 микропрограммного управления, блок 44 синхронизации, информационный вход 45, информационный выход 46, выход 47 блока 43, вход 48 команд и вход 49 запуска.

Блок микропрограммного управления (фиг.2) содержит последовательно соединенные узел 50 ввода команд, узел

51 формирования адреса, постоянную память 52 микрокоманд и регистр 53. . Устройство работает следующим образом.

Сущность работы устройства для цифровой фильтрации на основе дискрет" ного преобразования Фурье заключается в том, что искажения в спектре сигналов, вызванные имеющимися разбалансами по амплитуде и фазе между квадратурными каналами, подвергаются каррекции. Причем исполнительные элементы схемы коррекции входят в ту ее часть, которая содержит блоки 8 11 памяти, умножители 13-16 сумматоры

23-24 и счетчик 4! адресов. В качестве датчика разбалансов попутно с основным назначением используется блок

БПФ 12, спектральные составляющие на выходе которого служат тем исходным материалом, из которого нреобразователь схемы коррекции, содержащий ключи 28-31, регистры 28-35 ° умиожители

17-22, сумматоры 25-27 и делители 3740, формирует корректирующие множители, которые записываются в блоки

8-11 памяти и используются для кор16407

5 рекции искажений в спектре сигналов с помощью исполнительных элементов схемы коррекции.

При поступлении на вход 49 устройства сигнала Пуск осуществляется запуск блока 44 синхронизации, который при поступлении команд.на вход

48 устройства формирует на выходах сигналы (фиг.4). При поступлении на вход 48 устройства команды Началь1\

10 ная установка" (см.таблицу) на выходе узла ввода команд 50 формируется сигнал обнуления, который подается на узел 51 формирования адреса и пере15 водит его выход в нулевое состояние.

Таким образом на входе постоянной памяти 52 будет сформирован нулевой адрес.

Нулевому адресу, как следует из 2р таблицы, записанному в постоянную память 52, соответствует сигнал, который переписывается в регистр 53 и выводится на выход 47. По этому сигналу осуществляется установка в ис- 25 ходное состояние блока БПФ 12 и счетчика 41 адресов. При этом на втором выходе регистра 53 сформирован сигнал, который подается на вход узла

51 формирования адреса и подготавли— вает его для приема команды от узла

50 ввода команд.

Периодически основной режим работы устройства для цифровой фильтра— ции на основе ДПФ прерывается и на вход 48 устройства подается команда

"Тест" (см.таблицу), При поступлении этой команды на вход 48 осуществляется ее трансляция через узел 50 ввода команд и узел 51 формирования адреса на вход постоянной памяти 52. В соответствии с таблицей микрокоманд, записанных в постоянную память 52, на ее выходе будут сформированы сигналы, которые переписываются в регистр 53 и 45 выводятся на выход 47. По сигналам, передаваемым по выходу 47„ осуществляется отключение с помощью коммутатора

2 входов смесителей 3 от входа 45 устройства и подключение к выходу генератора 1 гармонического (тестового) сигнала, а также управление коммутатором 5 и блоками 7-11 памяти, перевод блока БПФ 12 на осуществление вычислений по алгоритму БПФ, управление ключами 28-31, запись начального адреса и наращивание адресов в счетчике 41 адресов. Итак, генератор 1 гармонического тестового

10 сигнала осуществляет генерацию гармонического сигнала известной частоты 63 „+ hC3и амплитуды. Причем величина

При этом величина управляющего напряжения линейно изменяется в зависимости от значения двоичного кода, формируемого на информационном выходе счетчика 41 адресов. Изменение двоичного кода на информационном выходе счетчика 41 адресов соответствует изменению частоты гармонического сигнала генератора 1, После преобразования в смесителях 3 и преобразователях 4 тестовые сигналы, дискретизированные по времени, квантованные по уровню и представленные в двоичном коде, подвергаются дальнейшей обработке.

Функциональное назначение коммутатора 5, умножители комплексных чисел 6 и блока 7 памяти состоит в реализации режима умножения комплексной последовательности отсчетов входного сигнала на комплексную последовательность отсчетов весовой функции.

Такой режим используется для уменьшения уровня боковых лепестков в спектре входного сигнала. Однако при единичных коэффициентах, поступающих с выхода первого блока 7 памяти, коммутатор 5, умножитель 6 комплексных чисел 6 и блок БПФ 12 реализует прямое БПФ комплексной последовательности отсчетов входного сигнала без уменьшения уровня боковых лепестков в вычислительном спектре. Действительная и мнимая части спектра тестового сигнала поступают соответственно на ключи 28-29 и 30-31, причем ключи 28 и 30 пропускают на запись в регистры 32 и 34 спектральные отсчеты на частоте д Я, а ключи 29 и 31 пропускают на запись в регистры 33 и 35 отсчеты на зеркальной частоте — Ь(Д . Из содержимого регистра 32-35 формируются соответственно корректирующие множители А,В С,D, которые записываются соответственно в блоки

8-11 памяти в ячейки с адресами, которые вырабатываются счетчиком 41 адресов. Причем корректирующие множители А,В,С,D являются результатом следующих вычислений.

kn+1n k1+1 mn+n

А — — —; В= — — —; C= ——

kn+1m кп+1ш kn+1m

164О71O

ml+nl

D = — ——

kn+1m где k = Re Z с (-IIQ);1= Re ZT, (dQ); ш = Im Z (-gg) n= Zm Е (ду) 5 соответственно действительные и мнимые части спектральных отсчетов, соответствующие зеркальной частоте—

ДЯ и частоте Я сигнала генера— тора 1.

Таким образом, в ячейках блоков

8"11 памяти записаны корректирующие множители, соответствующие одной частоте из всего диапазона анализируемых !5 частот. Для определения корректирующих множителей для остальных дискретных значений частот из анализируе- . мого диапазона, необходимо провести многократные вычисления спектральных составляющих тестового сигнала в соответствии с описанным режимом работы устройства, с тем отличием, что вновь вычисленные корректирующие множители будут записаны в ячейки бло- 25, ков 8-11 с адресами, которые вырабатываются счетчиком 41 адресов. При этом синхронно с изменением адреса ячеек блоков 8-11 памяти изменяется величина управляющего напряжения,фор- 30 мируемого преобразователем 42 для изменения частоты гармонического сигнала, вырабатываемого генератором 1, Последний сигнал который формируется на выходе 47 под действием команды "Тест" переводит узел 51 формирования адреса в состояние готовности для приема новой команды с входа 48.

В основном режиме работы устройства на вход 48 подается команда "Кор- 40 рекция" (cMoтаблицу). При поступлении этой команды на вход 48 осуществляется ее трансляция через узел ввода команд 50 и узел 51 формирования адреса на вход 52 постоянной памяти. В со-45 ответствии с таблицей микрокоманд,записанных в постоянную память 52, на ее выходе сформированы сигналы, которые переписываются в регистр 53 и выводятся на выход 47- 110 огнам пе 50 редаваемым по выходу 47, осуществляется отключение с помощью коммутатора 2 выхода генератора 1 от входов смесителей 3 и подключение к ним входа 45 устройства, а также управление комму55 татором 5 и блоками 7-11 памяти, перевод блока БПФ 2 на осуществление вычислений по алгоритму БПФ, запись начального . адреса и наращивание адресов в счетчике 41 адресов. Входные сигналы, прошедшие обработку в .смесителях 3 и преобразователях 4, подвергаются обработке в коммутаторе 5 и умножителе б комплексных чисел и подаются на блок БПФ 12 для вычисления их спектров. Амплитудные значения спектральных отсчетов входных сигналов подаются на исполнительные элементы схемы коррекции. Одновременно с ними на исполнительные элементы схемы коррекции из ячеек блоков 8-11 памяти с адресами, формируемыми счетчиком

41 адресов, считываются корректирующие множители А,В,С,D. После преобразования в исполнительных элементах схемы коррекции на выходах сумматоров 23 и 24 спектральные составляющие входного сигнала имеют вид ке кор (п)=А(п) Re Z(n)+B(n) 1ш Z(n);

>ш кор (п)=С(п) ° Ке Z(n)/D(n) Im Е(п), где Re Z «> (n) и Im Z ко р (п) — со ответственно действительная и мнимая части дискретных отсчетов скорректированного спектра входного сигнала;

Re 7.(n) и Im Е(п) — соответственно действительная и мнимая части дискр етных о т сче то в иск аженно го спектр а входного сигнала; и — номер дискретного отсчета спектра.

Скорректированные комплексные отсчеты спектра сигнала поступают на входы детектора 36, осуществляющего вычисление модуля комплексных отсчетов спектра и выдаются на выход 46 устройства для дальнейшей обработки.

Результатом коррекции является отсутствие искажений в спектре входных сигналов, соответствующих амплитудно-фазовому разбалансам между квадратурными каналами, Причем точность проведенной коррекции и, таким образом, фильтрации входных сигналов является одинаковой во всем диапазоне анализируемых частот и не зависит от частоты входных сигналов, так как при осуществлении коррекции каждому дискретному отсчету спектра входного сигнала соответствует корректирующий множитель, вычисленный из дискретных отсчетов спектра тестового сигнала при изменении его частоты во всем диапазоне анализируемых частот, Последний сигнал, который формируется на выходе 47 под действием команды "Кор1640710

10 рекция", переводит узел S l формирования адреса в состояние готовности для приема новой команды с входа 48.

Использование изобретения позволяет увеличить точность цифровой фильтрации во всем диапазоне анализируемых частот путем использования при коррекции дискретных спектральных отсчетов входного сигнала набора дискретных корректирующих множителей, каждый из которых ставится в соответствие дискретному отсчету спектра, Ф о р м у л а и з о б р е т е н и я

Устройство для цифровой фильтрации на основе дискретного преобразова— ния Фурье, содержащее генератор гармонического сигнала, два коммутатора, блок синхронизации, два смесителя, два аналого-цифровых преобразователя, умножитель комплексных чисел, блок памяти, блок быстрого преобразования

Фурье, четыре умножителя, пять сум- 25 маторов, четыре ключа, четыре регистра и детектор, причем выход генератора гармонического сигнала подключен к первому информационному входу первого коммутатора, второй информа- 30 ционный вход которого является информационным входом устройства, первые входы смесителей подключены к выходу первого коммутатора, выходы второго коммутатора соединены с входами операндов умножителя комплексных чисел, входы задания коэффициентов которого подключены к выходам первого блока памяти., выходы умножителя комплексных чисел соединены с информацион— ными входами блока быстрого преобразования Фурье, выходы первого и второго смесителей соединены с информационными входами соответственно первого и второго аналого-цифровых пре45 образователей, выходы первого и второго умножителей подключены соответ-, ственно к первым входам первого и второго сумматоров, выходы третьего и четвертого умножителей подключены

50 соответственно к вторым входам первого и второго сумматоров, первый выход блока быстрого преобразования

Фурье подключен к информационным входам первого и второго ключей, второй выход блока быстрого преобразования

Фурье подключен к информационным входам третьего и четвертого ключей, выходы с первого по четвертый ключей соединены соответственно с информационными входами с первого по четвертый регистров, выходы первого и второго регистров соединены соответственно с первым и вторым входами третьего сумматора, а выходы третьего и четвертого регистров соединены соответственно с первым и вторым входами четвертого. сумматора, вторые входы смесителей подключены соответственно к первому и второму входам опорных частот устройства, выходом которого является выход детектора, о т л и ч аю щ е е с я тем, что, с целью повышения точности фильтрации во всем диапазоне анализируемых частот, в него введены с пятого по десятый умножители, первый, второй, третий, и четвертый делители, второй, третий, четвертый и пятый блоки памяти, счетчик адресов, цифроаналоговый преобразователь, блок микропрограммного управления, причем выходы первого и второго аналого †цифров преобразователей подключены соответственно к первому и второму информационным входам второго коммутатора, первый выход блока быстрого преобразования Фурье подключен к первым входам первого и второго умножителей, второй выход блока быстрого преобразования Фурье подключен к первым входам третьего и четвертого умножителей, выходы первого и второго сумматоров соединены соответственно с первым и вторым входами детектора, первые входы пятого, седьмого и восьмого умножителей подключены к выходу первого регистра, первые входы шестого, девятого и десятого умножителей подключены к выходу третьего регистра, вторые входы пятого и шестого умножителей соединены соответственно с выходами четвертого и второго регистров, выходы пятого и шестого умножителей подключены соответственно к первому и второму входам пятого сумматора, выход которого соединен с первыми входами с первого по четвертый делителей, вторые входы седьмого и девятого умножителей подключены к выходу третьего сумматора, вторые входы восьмого и десятого умножителей подключены к выхо;,. ду четвертого сумматора, выходы седьмого, восьмого, девятого и десятого умножителей соединены соответственно с вторыми входами первого, второго, третьего и четвертого делите1640710

Вкол блока 52 Бнкол блока 52 (унравллквв(е нколк(блекли)

2 S 7 8,9, 12,44 28 29 30 31 41

Комапда

Начальнал установка 0,.........000

00000000000000

О О О О О.. ...00 ОООО

1 1 О О 0000000000 001.0

I 1 О О 0000000001 » 10 о о о о

О О О О

О 0.......0000

О ООООООООО(01

000000000000

0 О О....... .ОО

1 О 1()00000()000t)

I (7

О О

О О

О О

О О о о

О 0

0000000001

00000000 »

00OÎ00Î00I

О О О 0

О 0 О О

1 1 О О

1 1 0 О

О О 0 О о о о о

Тест

О О О О

О Э О О

О О 1 1

О О 1 1 о о о о

О О О О

О

О

1 1 1000000ОООО

0000000001

0000000011 1110

00000000000000

О 000000000000

О О О О 0000000001

О О 0 О.1 О ЕОООООООООО

О

0000000000000

1.1 l Î

О 00000()000000

О О О О о о о о о о о о

О О 1 1

О О l 1

О О 00 О

О О О О

Тест

I

1 1 (О(И)ООООООО

О О 100()000()t)00

О

Е 110

000 10

» lO

0000000001

00ОООООО»

00000000»

0000000001

00000000»

О О

О 0

О О

0 О

О О

О О

О 0()0000000000

I 0Î000000ÎI0I

ОООООООООООО

0000000000000

1000000000000

0000000000000

ОООООООООЕ

ОООООООО»

0000000001

О О 0 0 00000000»

Коррекннл

О

О I ЕООООООООООО

»ЕО

0010

I 000000000000

0000000000000 лей, выходы которых соединены с информационными входами соответственно второго, третьего, четвертого и пятого блоков памяти, адресные входы которых соединены с входом цифроана5 логового преобразователя и подключены к информационному выходу счетчика адресов, выход цифроаналогового преобразователя соединен с управляющим входом генератора гармонического сигнала, выходы второго2 третьего, четвертого и пятого блоков памяти соединены с вторыми входами соответственно третьего, четвертого, первого и второго умножителей, управляющие входы первого коммутатора, второго коммутатора, с первого по пятый блоков памяти, блока быстрого преобразования (1)урье, блока синхронизации, с первого по четвертый ключей, с первого по четвертый регистров, счетчика адресов соединены с соответствующими выходами блока микропрограммного управления, вход команды которого является входом команды устройства, входы синхронизации первого и второго аналого-цифровых преобразователей подключены к первому выходу блока синхронизации, входы синхронизации первого блока памяти и блока быстрого преобразования Фурье подключены к второму выходу блока синхронизации, выходы синхронизации второго, третьего, четвертого и пятого блоков памяти подключены к третьему выходу блока синхронизации, а вход синхронизации блока микропрограммного управления подключен к четвертому выходу блока синхронизации, вход запуска которого является входом запуска устройства.

16407I0

lK4 г

Составитель Ю.Ланцов

Техред С.Мигунова Корректор и Ревскал

Редактор С. Патрушев а

Заказ 1017 Тираж 418 Подписно е °

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101