Постоянное запоминающее устройство с коррекцией информации

Постоянное запоминающее устройство с коррекцией информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и цифровой автоматике , а именно к запоминающимустройствам . Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что устрййство содержит элемент И, элемент ИЛИ б, элемент 4 НЕРАВНОЗНАЧНОСТЬ с соответствующими связями. При появлении на адресных входах информационного блока 1 памяти адреса неисправной ячейки в обоих блоках 3 памяти адреса на выходах появляется одинаковый адрес. В результате сигналом с выхода элемента 4 через элемент 6 и инвертор 7 производится выборка корректирующего блока 2 памяти, в котором по адресу, хранящемуся в блоках 3, находится исправная информация. 1 ил.

„,ЯЦ„„1640741 (gg)g С 11 С 29/00, ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО. ИЗОБИГ%НИЯМ И (ЛКРЫТИЯМ

1 1РИ 1 КНТ СССР

Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

N A SlQPQHOMV СйИВВТЮЪСТВМ (21) 4453390/24 (22) 11.07.88 (46) 07,04.91. Бюл. 1 13 (72) Ф.И.Панковский (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

9 1368920, кл. G 11 С 29/00, 1986, Патент США М 4028678, кл. G 11 С 29/00, опублик. 1977. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ИНФОРИАЦИИ (57) Изобретение относится к вычислительной технике и цифровой автоматике, а именно к запоминающим устройствам. Цель изобретения - упроще.2 ние устройства.Поставленная цель достигается тем, что устройство содержит элемент И, элемент ИЛИ 6, элемент 4 НЕРАВЙОЗНАЧНОСТЬ с соответствующими связями. При появлении на адресных входах информационного блока

1 памяти адреса неисправной ячейки в обоих блоках 3 памяти адреса на выходах появляется одинаковый адрес.

В результате сигналом с выхода элемента 4 через элемент 6 и инвертор

7 производится выборка корректирующего блока 2 памяти, в котором по адресу, хранящемуся в блоках 3, находится исправная информация. 1 ил.

1640741

Изобретение относится к вычислительной технике и цифровой автоматике, а именно — к запоминающим уст- i ройствам.

Цель изобретения — упрощение устройства.

На чертеже представлена функщ ональная схема запоминающего устройства. 10

Устройство содержит информационный блок 1 памяти, корректирующий блок

2 памяти, два блока 3 памяти адреса, элемент 4 "Неравнозначность", элемент И 5, элемент ИЛИ 6, инвертор 7.

Блок 1 предназначен для хранения информации (микрокоманд, справочных данных и т.д.).

Блок 2 предназначен для хранения корректирующей инорфмации, т.е. ин- 20 формации, которая по тем или иным причинам должна заменить информацию блока 1. Этими причинами могут быть дефекты изготовления блока 1, изменекие информации за счет технологи- 25 ческих дефектов в процессе эксплуатации устройства, а также необходимость замены микрокоманды и т.д. Целесообразно, чтобы блок 2 был доступным дополнительному программированию во время эксплуатации.

Блоки 3 предназначены для выдачи адреса корректируемого числа в блок

2 при определенном адресном коде на их входе. Целесообразно, чтобы управляющие блоки 3, аналогично блоку 2, были доступны дополнительному программированию во время эксплуатации.

Элемент 4 предназначен для вы- 40 деления случаев несовпадения информации на выходах первого и второго блоков 3, адресных кодов, один as которых поступает на адресный вход блока 2. Поэтому число разрядов выхо-. 45 дов блоков 3 и элемента 4 равно числу адресных входов блока 2.

Устройство работает следующим образом.

Наличие определенного адресного кода на входах устройства приводит к появлению на выходах блоков 3 информации, которая определяет необходимость или отсутствие необходимости корректировки. 55

При нера вноэначности информации на выходах первого и второго блоков

3 на выходе элемента 4 появляется сигнал включения блока 1. Этот сигнал проходит через элемент ИЛИ 6 М включает блок 1. Благодаря наличию инвертора 7 блок 2 отключается ПрИ равнозначности информации на выходах первого и второго блоков 3 на выходе элемента 4 сигнал включения блока f отсутствует. Если при этом сигнала: включения блока 1 на выходе элемента И 5 также нет, блок f отключается, а блок 2 включается, и на выходы устройства выдается откорректированная информация.

На выходе элемента И 5 сигнал включения блока 1 имеет место при на» хождении всех выходов первого блока

3 в исходном состоянии.

Таким образом, блок 1 включает ся как при неравноэначности информации на выходах блоков 3, так и при наличии исходного состояния на выходах первого йлока 3, т.е. при наличии на входах блока 2 исходной информации блоков 3 он отключается что приводит к исключению из .объема емкости блока 2 одного числа.

Информация на выходах второго блока 3 определяет адрес блока 2, по которому выдается корректируемое слово, Возможна ситуация, когда несколь-. ко корректируемых слов имеют одну и ту же комбинацию уровней на входах одного из блоков 3. Для правильного исправления необходимо, чтобы этим корректируемым словам соответство» вали разные состояния уровней на выходах блоков 3. и адресных входах бло" ка 2. Для разрешения этой ситуации целесообразно, чтобы блоки 3 имели резервный разряд. Тогда присоединением этого резервного входа блока 3 к той адресной шине другой группы адресных входов, которая разделяет эти корректируемые слова, можно получить на выходах блоков.3 разные адреса блока 2.

Формула изобретения

Г

° Постоянное запоминающее устройство с коррекцией информации, содержащее информационный блок памяти, две груп« пы адресных входов и выходы которого являются адресными входами и выходами устройства соответственно, два блока памяти адреса, входы которых соединены с адресными входами первой и второй групп информационного блока

Составитель С.Королев

Техред Л.Олийнык

Редактор Б.Федотов

° О

Корректор С.йевкун

Заказ 126б Тираж 350 Подписное

BHHH1IH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва Ж-35, Ра1лпская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

1640741

6 памяти соответственно, корректирующий и второго блоков памяти адреса соот" блок памяти, выходы которого соедине- ветственно, -с- входами элемента И и ны с выходами информационного блока адресными входами корректирующего п мятие инверторэ выход которого сое- 5 блока ти соответственно, ходы динен с входом выборки корректирующе- элемента H и элемента"Неравнозначго блока памяти, о т л и ч а ю щ е — ность" соединены с первым и вторым е с.я. тем, что, с целью упрощения, входами элемента ИЛИ соответственно, оно содержит элемент И, элемент ИЛИ, выход которого соединен с входом выэлемент НКРАВНОЗНАЧНОСТЬ, входы ко- 10 борки информационного блока памяти и торого соединены с выходами первого входом инвертора.