Кодек блочных кодов

Кодек блочных кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и технике связи. Его использование в цифровых системах передачи информации позволяет повысить помехоустойчивость декодирования . Кодек содержит на передающей стороне 1 кодеры 4 и цифроаналоговый преобразователь 5, канал 3 связи, а на приемной стороне 2 - аналого-цифровой преобразователь 6 и ступени декодирования, каждая из которых включает блок 8 памяти, фазовращатель 9, логический анализатор 10, декодеры 11, 12, элементы 13, 14 памяти, счетчики 15, 16 импульсов , элемент 17 сравнения, коммутатор 18 и элемент НЕ 19. Цель достигается благодаря введению в пер-м вую ступень 7 блока 20 задержки и сумматоров 21, 22 по модулю два. 1 табл., 5 ил. (Л

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4461841/24 (22) 06.05.88 (46) 07.04.91. Бюл. № 13 (72) С.В.Баушев, И.Е.Зайцев -. и А.А.Яковлев (53) 621.3913681.325(088.8) (56) Авторское свидетельство СССР № 1376247, кл . Н 03 М 13/02, 1986.

Авторское свидетельство СССР

¹ 1408532, кл. Н 03 М 13/00, 1986.

Авторское свидетельство СССР

¹ 1270899, кл. Н 03 М 13/00, 1984. (54) КОДЕК БЛОЧНЫХ КОДОВ (57) Изобретение относится к вычислительной технике и технике связи.

Его использование в цифровых системах передачи информации позволяет

Изобретение относится к вычислительной технике и технике связи и может быть использовано в цифровых системах передачи информации.

Цель изобретения — повышение помехоустойчивости декодирования.

Блок-схема кодека блочных кодов приведена на фиг.1; на фиг.2 и 3 даны схемы промежуточной и оконечной ступеней декодирования, фиг.4 и 5 иллюстрируют принцип действия кодека.

Кодек блочных кодов состоит из передающей стороны 1, приемной стороны 2 и канала 3 связи.

Передающая сторона 1 выполнена аналогично прототипу и содержит кодеры 4 и цифроаналоговый преобразо-. ватель 5 (ЦАП).

„„Я0„„1640829 А 1 (5))5 Н 03 M 13/00, H 04 Ь 1/00

2 повысить помехоустойчивость декодирования. Кодек содержит на передающей стороне 1 кодеры 4 и цифроаналоговый преобразователь 5, канал 3 . связи, а на приемной стороне 2 аналого-цифровой преобразователь 6 и ступени декодирования, каждая из которых включает блок 8 памяти, фазовращатель 9, логический анализатор 1О, декодеры 11, 12, элементы

13, 14 памяти, счетчики 15, 16 импульсов, элемент 17 сравнения, коммутатор 18 и элемент НЕ 19. Цель достигается благодаря введению в пер вую ступень 74 блока 20 задержки и сумматоров 21, 22 по модулю два.

1 табл, 5 ил.

Приемная сторона 2 содержит аналого-цифровой преобразователь 6 (АЦП) и ступени 7 декодирования. Первая ступень 7! декодирования включает в себя блок 8 памяти, фазовращатель 9, логический анализатор 10, первый и второй декодеры 11 и 12, первый и второй элементы 13, 14 памяти, первый и второй счетчики 15, !6 импульсов, элемент 17 сравнения, коммутатор 18, элемент НЕ 19, блок 20 задержки, первый и второй сумматоры 21, 22 по модулю два.

На фиг. 1 обозначены входы 23 и выходы 24. Канал 3 связи состоит из фазового модулятора 25, линии 26 связи и фазового демодулятора 27.

Каждая из второй — M-1-ой ступеней 7 -7 q декодирования (М-крат1640829.ность фазовой манипуляции передаваемых сигналов) содержит (фиг.2) блок»

8 памяти, фазовращатель 9, логический анализатор 10, первый и второй декодеры 11, 12, первый и второй элементы 13, 14 памяти, первый и второй счетчики 15, 16 импульсов, элемент.

17 сравнения, коммутатор 18 и элемент НЕ 19, На фиг.2 обозначены входы 28 и выходы 29 ступени.7.

Последняя, M-ая ступень 7 деко- дирования, включает в себя (фиг.3) блок 8 памяти, первый и второй декодеры 11, 12, первый и второй элемен ты 13, 14 памяти, первый и второй счетчики 15, 16 импульсов, элемент

17 сравнения, коммутатор 18, первый элемент НЕ 19, элемент 30 неравнозначности, второй элемент НЕ 31.

Блоки 8-18 всех ступеней 7 декодирования выполнены как в прототипе., Блок 20 задержки первой ступени 7, задерживает сигнал с (М+1)-го выхода

АЦП 6 на время декодирования в декодерах 11, 12.

Кодек работает следующим образом.

Информационные сигналы поступают на входы 23 кодеров 41-4р блочных кодов (n, К;, d „g, i = 1,М, где n "" длина кода, Кр - число информационных символов i-го кода, д н1 .- минимальное хэммингово расстоянием

i-го кода. Используемые коды являют" ся фазируемыми и двоичными. Сигналы, с кодеров 4<- 4 поступают на соответствующие входы. ЦАП 5, на выходе (6 которого образуется 2 -ичный сигнал.

С выхода ЦАП 5 сигнал подается на фазовый модулятор 25, фаза сигнала

2t> Х на выходе которого равна, где

Н вЂ” значение передаваемого сигнала, выраженное в цифровой форме. С выхода фазового модулятора 25 через линию 26 связи сигнал поступает йа фазовый демодулятор 27. Затем демодулированный сигнал поступает на

АЦП 6 который предназначен для кван". э

М ч! тования входного сигнала на 2 уровней с выделением дополнительного, символа, несущего информацию относительно ненадежности преобразуемФ- го в цифровую форму принятого сиг-, 4 нала. Символ ненадежности имеет единичное значение, когда принимаемый .. сигнал находится в определенной области между соседними значениями возможных состояний сигнала. КвантаваЩм4 ние на 2 уровней позволяет опре делить, к какому из двух соседних возможных значений фазы ближе принимаемый сигнал. С выходов АЦП 6 принимаемые слова записываются в блок 8 памяти в виде матрицы В

10 ) b >l i О,М, j 1,n. Каждая i-я строка матрицы В, кроме нулевой, соответствует принятому слову i-го кода (n, Ki д®Ня, ), а каждый столбец, за исключением символа Ьо, со» ответствует "жесткому" значению принятого сигнала. Символ Ъф указывает, к какому as двух возможных соседних значений сигнала ближе принятый сигнал. За счет начальной неоднозначности фазы принимаемого сигнала каждай столбец может бить повернут

° 2Ф м . на постоянный угол 2, О, 2-1., Кроме того,из-за ошибок,возникающих при передаче сигнала по линии 26 связи, каждый столбец может быть искажен, причем для фазовой модуляции наиболее вероятны ошибки, переводящие сигнал в ближайшие возможные состояния. С

30 выхода первого разряда АЦП б сигнал также поступает на декодер 11 и через элемент,;НЕ 19 - на декодер. 12 ступени 7, где вычисляются векторы ошибок для принятого слова и его инвер35 сии. С выходов декодеров 11 и 12 векторы ошибок поступают на входы соответственно элементов 13 и 14 памяти, а также на первые входы сумматоров

21 и 22 по модулю два. На вторые входы сумматоров 21, 22 по модулю два с блока 20 задержки поступает вектор ненадежности принимаемых символов. Блок 20 задержки служит для компенсации времени, необходимого для вычисления векторов ошибок декодерами 11 и 12. Вектор ненадежности содержит нули, если принимаемые сигналы переведены .в цифровую форму с высокой степенью достоверности, и единицы, когда достоверность результата аналого-цифрового преобразователя мала.Сложение векторов ошибок с вектором ненадежности в болыпинстве случаен обеспечивает уменьшение веса суммарного вектора для правильного случая н

55— увеличение его для инверсного, вслед ствие чего увеличивается вероятность

° принятия правильного решения относительно необходимости инвертирования

40829

10 принятого слова путем определения суммарного вектора с минимальным весом. Вес получаемых суммарных векторов подсчитывается счетчиками 15 и

16 импульсов, на входы которых подаются сигналы с сумматоров 21 22 по модулю дна. Со счетчиков 15 и 16 импульсов результаты вычисления весов суммарных векторов подаются на соответствующие входы элемента 17 сравнения. В случае необходимости инвертирования принятого слова, т.е., если нес суммарного вектора оказывается меньше для инверсии принятого слона, с элемента 17 сравнения на управляющий вход коммутатора 18 и первый вход логического анализатора

10 подается единичный сигнал. В противном случае единичный сигнал на выходе элемента 17 сравнения отсутствует, При поступлении на управляющий вход коммутатора 18 нулевого (единичного) сигнала на второй вход логического анализатора 10 через коммутатор 18 подается вектор ошибок принятого слова (его инверсии). На третий вход логического анализатора

10 с первого выхода блока 8 памяти поступают символы Ьр, используемые для определения ближайшего из возможных сигналов, в который переводится принятый сигнал при определении ошибки в соответствующем символе принятого слова. С выходов логического анализатора 10 на управляющие входы фазовращателя 9 подается сигнал коррекции, возможные значения которого в зависимости от сигналов на входах логического анализатора 10 приведены в таблице.

Суммирование сигналов по модулю

М

2, поступающих с блока 8 памяти и логического анализатора 10, которое реализует фазовращатель 9, обеспечивает необходимое изменение номера сигнала. Так как фазовращатель 9 осуществляет необходимую коррекцию принятого сигнала, то отпадает необходимость использования элемента неравнозначности для коррекции ошибок путем сложения по модулю два принятого слова и вектора ошибок. При этом элемент неравнозначности инвертирует символ принятого слова, если соответствующий символ вектора ошибок ранен единице. Фазовращатель 9 первой ступени 74, изменяя в случае .

5С

55 ошибки принятый сигнал на соседний, номер которого отличается точно на единицу, реализует ту же самую функцию для первого кодового слова. Поэтому для упрощения кодека блочных кодов выходами ступеней 7 декодирования, содержащих логический анализатор !0 и фазовращатель 9 служат соответствующие выходы фазовращателя 9, откуда сигнал подается на входы блока памяти следующей ступени. !

Дальнейшее Лекодайовааие аа 1-й ступени 7 (1 = 2, И-1) производится аналогично. С выходов фазовращателя 9 „ ступени 7 „ сигнал поступает на M+2-1 входов блока 8 памяти 1-й ступени 7 . Одновременно сигнал, поступающий на нторой вход блока 8 памяти, подается на декодер 11 и через элемент НЕ

19 — на декодер 12, где вычисляются векторы ошибок для принятого слова и его инверсии. С декодеров 11 и

12 векторы ошибок поступают соответственно на элементы 13 и 14 памяти, а также счетчики 15, 16 импульсов, вычисляюшие веса соответствующих векторов ошибок. Вычисленные значения поступают на входы элемента 17 сравнения, определяющего, какое из двух значений меньше. В зависимости бт результата с элемента 17 сравнения на управляющий вход коммутатора

18 и первьп вход логического анализатора 10 подается либо нулевой (если вес вектора ошибок принятого слова меньше веса вектора ошибок его инверсии), либо единичный сигнал.

Соответственно с коммутатора 18 на второй вход логического анализатора

10 поступает тот вектор ошибок, нес которого меньше. Третий вход логического анализатора f0 соединен с первым выходом блока 8 памяти. Вычисляемое значение сигнала коррекции с выходов логического анализатора 10 поступает на управляющие входы фазовращателя 9. Сигнал, поступающий на фазонращатель 9 с выходов блока

8 памяти, за исключением первого выхода, суммируется с сигналом коррекции по модулю 2 а затем с выхоIvI+4-Е дов фазовращателя 9 поступает на входы следующей ступени 7,1 декопи ронания. Выходом 1-й ступени 7 декодирования является первый выход фазовращателя 9.

1640829

На последней, M-й, ступени 7 » декодирования необходимость использо- вания Фазовращателя 9 и логического анализатора 10 отпадает, так как коррекции йодлежит только последнее N-e слово Ь, j=1, и. Поэтому блок 8 памяти этой ступени 71» имеет один вход на который с соответствующего выхода Фазовращателя 9 » ступени 7 1 10 подаются символы Ь » с учетом изме-.

1 нений, внесенных в результате коррекций на предыдущих ступенях 7. Одно- . временно эти символы поступают на де"." кодер 11 и через элемент HE l9 - на 15 декодер 12. С декодеров 11 и 12 вычисленные значения векторов ошибок для принятого слова и его инверсии поступают соответственно на элементы

13 и 14 памяти, а также на счетчики 20

15, 16 импульсов, вычисляющие веса соответствующих векторов ошибок, Вы-, численные значения поступают на входы элемента 17 сравнения, с выхода которого в зависимости от полученного результата на управляющий вход коммутатора 18 поступает либо нулевой, либо единичный сигнал. Первый вход коммутатора 18 соединен с.выхо-, дом элемента 13 памяти, а второй 30 вход — через элемент HE 31 — с вьжо- дом элемента 14 памяти. С коммутатора 18 сигнал поступает на первый вход элемента 30 неравнозначности, на второй вход которого с блока 8 памяти поступают символы Ь » . Элемент 30 неравнозначности исправляет ошибки путем посимвольного сложения вектора ошибок, и.принятого слова по, модулю два. Сложение принятого слова 40 с инвертированным вектором ошибок, выделенных декодером 12, приводит к: одновременному исправлению. ошибок и инвертированию кодового слова.

Положительный эффект состоит в 45 повышении помехоустойчивости декодирования всей кодовой конструкции за счет того, что при принятии решения учитывается степень надежности зна" чения полученных символов. 50

Рассмотрим Фрагмент сигнальной диаграммы многопозиционной Фазовой модуляции, приведенный на Фиг.4. Пе- / редаваемые сигналы обозначены точками А и В на единичной окружности.

Принимаемые решения на выходе аналоно-цифрового преобразователя 6 о значении принятого сигнала обозначены окружностями При этом каждому передаваемому сигналу соответствуют два возможных значения: сигналу А— точки Ао и А р сигналу  — точки Во и В . Испольэование при приеме двух возможных значений для каждого передаваемого сигнала позволяет определить направление отклонения принятого сигнала от ближайшей сигнальной точки передаваемого сигнала. Так как отклонения принимаемого сигнала в обе стороны равновероятны, в дальнейшем будем определять вероятность ошибочного решения при отклонении принимаемого сигнала только в одну сторону. В прототипе при попадании принятого сигнала на отрезки дуги (зоны) единичной окружности, ограничивающие секторы 1 и 2, значение на выходах аналого-цифрового преобразователя 6 соответствует точке А, а при попадании принятого сигнала в зоны 3 и 4точке В.

В данном кодеке блочных кодов значение на выходах аналого-цифрового преобразователя 6 определяется аналогично прототипу. Значение же на дополнительном выходе определяется следующим образом. При попадании принятого сигнала в зоны 1 и 4 значение символа ненадежности, снимае мого сдополнительного выхода АПП 6.; равно нулю, а при попадании в зоны

2 и 3 — единице. Иными словами, при

"небольших отклонениях принятого сигна-. ла от сигнальной точки Фазового модуля-:,, тора 25 значение сигнала на выходах

АЦП 6 полагается надежным, а при больших отклонениях - ненадежным.

При безошибочном приеме вес вектора ошибок правильно принятого слова равен нулю, а для ближайшего из инвертированных каневых слов — равен ам

d, если ос 2 . Если в принятом слове искажен тот символ., который одинаков у ближайшего кодового слова и ближайшего инвертированного кодового слова, то и в том и в другом случаях вес векторов ошибок увеличивается одинаково, а их разность по-прежнему равна d. При искажении различающихся символов ближайшего к принятому кодового слова и инвертированного кодового слова веса векторов ошибок изменяются следующим образом: вес вектора ошибки для правильно принятого слова увеличивается

1640829

45 на количество искаженных символов, а для инверсии принятого слова— уменьшается на такое же число. Если искажается один символ, разность весов векторов ошибок d — Qd = d-2.

Пусть передается точка А. Будем полагать, что отношение сигнал/шум таково, что вероятность отклонения принятой точкип дальше точки В ма- 10 ла и ею можно пренебречь. Без учета степени надежности принятых симво.лов, т.е. для прототипа, математи.ческое ожидание изменения разности весов векторов ошибок при передаче и приеме одного различающегося символа М1 = 0 (Р„+ Рд) +2 (Р +Р4)

= 2Р + 2Р4, где P — Ра- соответственно вероятности попадания в зоны

1-4. При сложении вычисленных векторов ошибок с вектором символов ненадежностиимеют место следующие ситуацйи:

Принятая точка попадает в зону 1. При этом. значение символа 25 ненадежности равно нулю, и изменение разности суммарных векторов также равно нулю, так как символ принят безошибочно.

2. Принятая точка попадает в зону 2. Тогда значение символа ненадежности равно единице. В этом случае .вес суммарного вектора принятого слова увеличивается на единицу, а инверсии принятого слова уменьшается иа единицу. Следовательно, 35 разность суммарных векторов умень-. шается на два.

3. Принятая точка попадает в зону 3. Значение символа ненадежности равно единице. Вес суммарного вектора для принятого слова не изменяется, так как вектор ошибок также содержит единицу в позиции, соответствующей этой точке. Вес суммарного вектора для инверсии принятого слова увеличивается на единицу.

4. Принятая точка попадает в зону

4 . Так как символ принят с ошибкой, 50 но считается надежным, то разность суммарных векторов уменьшается на два.

Для каждого значения отношения сигнал/шум существует оптимальный угол Ц (фиг.4), прн котором помехоустойчивость декодирования максимальна.

На, фиг.5 приведена сигнальная диаграмма восьмипозиционной фазовой модуляции.

Формула изобретения

Кодек блочных кодов, состоящий нз передающей и приемной сторон и канала связи, передающая сторона содержит М кодеров (М вЂ” кратность фазовой манипуляции передаваемых сигналов), входы которых являются входами кодека, а выходы соединены с входами цифроаналогового преобразователя, приемная сторона содержит аналого-цифровой преобразователь и

М ступеней декодирования, каждая из первой — М-1-ой ступеней декодирования включает в себя блок памяти, фазовращатель, логический анализатор, первый и второй декодеры, первый и второй элементы памяти, первый и второй счетчики импуньсов, коммутатор, элемент НЕ и элемент срав-, нения, первый выход блока памяти со.единен с первым вкодом логического анализатора, остаяъные выходы блока памяти и выходы логического анализатора подключены соответственно к информационным и управляющим входам фазовращателя, выход элемента НЕ соединен с входом второго декодера, выходы первого и второго элементов памяти соединены с первым и вторым информационными входами коммутатора, управляющий вход которого объединен с вторым входом логического анализатора, выходы первого и второго счетчиков импульсов подключены к соответствующим входам элемента сравнения, выходы первого и второго декодеров первой ступени декодирования подключены к входам одноименных элементов памяти, выходы первого и второго декодеров второй - М-1-ой ступеней декодирования соединены с входами одноименных элементов памяти и счетчиков импульсов, М-ая ступень декодирования включает блок на- . мяти, первый и второй декодеры, первый и второй элементы памяти, первый н второй счетчики импульсов, элемент неравнозначности, коммутатор, элемент сравнения и первый элемент

НЕ, выход которого соединен с входом второго декодера, выходы первого и второго декодеров подключены к входам одноименных счетчиков импульсов и эле12

164082

1-й вход

2-й вход

О

О

О

О

1

О

О

1

О

1

О

О

0

0

0,0, ° ..,0,0

1 у 1 y ° ° °

1,0,...,0,0

1 рОу ° ° ° уОуО

1,0, ° < .,0,0

0,0. ..0,0

0,1,. ° .,0,0

11 .ментов памяти, вьжод первого элемента памяти соединен с первым информационным входом коммутатора, выходы первого и второго счетчиков импульсов подключены к соответствующим входам элемента сравнения, выход которого соединен с управляющим входом коммутатора, выход которого и выход блока памяти подключены к входам элемента неравнозначности, выход цифроаналогового преобразователя передающей стороны через канал связи соединен с входом аналого-цифрового преобразователя приемной стороны, выход нулевого разряда которого подключен к первому входу блока памяти первой ступени декодирования, выход первого разряда аналого-цифрового преобразователя соединен с вторым входом блока па- 20 мяти и входами элемента НЕ и первого декодера первой ступени декодирования, выходы второго - М-ro разрядов анало- . го-цифрового преобразователя подключены соответственно к третьему — М+1-му 25 входам блока памяти первой ступени декодирования, первый выход фазовращателя i-ой (i = 1, М-2) ступени декодирования соединен с первым входом блока памяти i+1"ой ступени декодиро- 3О вания, второй выход фазовращателя х-ой ступени декодирования подключен к второму входу блока памяти и входам элемента HE и первого декодера

i+1-ой стУпени декодирования, тре- 35 тий — М+1-i-sm выходы фазовращареля

i-ой ступени декодирования соединены с одноименными входами блока памяти

i+1-ой ступени декодирования, выход фазовращателя N-1-ой ступени декодирования подключен к входам блока памяти и первых элемента НЕ и декодера М-ой ступени декодирования, выход элемента неравнозначности которой является М-ым разрядом выходов кодека, отличающийся тем, что, с целью повышения помехоустойчивости декодирования, на приемной сто.роне в первую ступень декоди-: рования введены первый и второй сумматоры по модулю два и блок задержки, вход которого подключен к выходу М+1-го разряда аналого-цифрового преобразователя, выход блока задержки соединен с первыми входами сумматоров по модулю два, вторые входы и выходы которых подключены соответственно к выходам одноименных декодеров и входам одноименных счетчиков импульсов первой ступени декодирования, в М-ую ступень декодирования введен второй элемент

НК, вход и выход которого подключены соответственно к выходу второго элемента памяти и второму информационному входу коммутатора, выход элемента сравнения в каждой из первой - M-1"ой ступеней декодирования соединен с управляющим входом коммутатора, выход которого подключен к третьему входу логического анализатора, первые выходы фазовращателей первой — И-1-ой ступеней декодирования являются первым — И-1-ым разрядами выходов кодека.

3-й вход Значение сигнала на выходах.

1640829

1640829

Фнг. 5

Составитель О. Ревинский

Техред Л.Олийнык Корректор Л.Пилипенко

Редактор Б.<Ьедотов

Заказ 1266

Тираж 467 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при igni СССР

113035, Москва, Ж-35, Раушская наб., д.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101