Устройство сбора данных

Устройство сбора данных

Реферат

Устройство сбора данных, содержащее блок ввода и преобразования аналоговой информации, коммутатор, формирователь длинных импульсов, формирователь коротких импульсов, источник эталонной частоты, счетчик, два элемента И, первый элемент ИЛИ, делитель частоты, три триггера, таймер, причем группа информационных входов блока ввода и преобразования аналоговой информации является группой информационных входов устройства, а первый информационный выход - выходом устройства, второй информационный выход соединен с адресными входами коммутатора, первый управляющий выход блока ввода и преобразования аналоговой информации соединен с управляющим входом коммутатора и первым входом первого элемента И, второй управляющий выход - с входом сброса первого триггера, а третий управляющий выход с входом установки первого триггера, выход которого соединен с входом запуска таймера, со счетным входом второго триггера, с первым входом второго элемента И и с входом запроса на прерывание блока ввода и преобразования аналоговой информации, информационные входы коммутатора являются входами синхронизации устройства, а выход коммутатора подключен к входу формирователя длинных импульсов, выход которого соединен с информационным входом формирователя коротких импульсов, выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом сброса таймера, с входом делителя частоты, с входом сброса второго триггера, выход которого подключен к входу сброса блока ввода и преобразования аналоговой информации и второму входу второго элемента И, третий вход которого соединен с выходом делителя частоты, с управляющим входом счетчика, с входом сброса третьего триггера, с входом разрешения записи аналоговой информации блока ввода и преобразования аналоговой информации, выход второго элемента И подключен к входу разрешения преобразования накопленной аналоговой информации в цифровой код блока ввода и преобразования аналоговой информации, выход таймера соединен с счетным входом третьего триггера, выход которого подключен к второму входу первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, а третий вход первого элемента И соединен с выходом источника эталонной частоты, со счетным входом счетчика, выход которого подключен к информационному входу блока ввода и преобразования аналоговой информации, отличающееся тем, что, с целью повышения надежности функционирования устройства за счет аварийной синхронизации, в него введены третий элемент И, второй элемент ИЛИ, четвертый триггер, причем выход таймера подключен к счетному входу четвертого триггера, к первому входу третьего элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, с первым входом второго элемента ИЛИ, выход которого подключен к входу сброса четвертого триггера, выход которого соединен с управляющим входом формирователя коротких импульсов, выход третьего триггера подключен к второму входу третьего элемента И, второй вход второго элемента ИЛИ соединен с выходом делителя частоты.