Многоканальное устройство для управления обслуживанием заявок в порядке поступления

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

Э Ф

РЕСПУБЛИК

451)g 6 06 Г 9 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГКНТ СССР

Н ILSTOPCNOMV Са щатильСтви (21) 4694083/24 (22) 22.05.89 (46} 23.04.91. Бвп. Р 15 (72) В.П Левский (53) 68 1.325(088.8) (56) Авторское свидетельство СССР

8 817715, кл. G 06 F 9/46, 1979.

Авторское свидетельство СССР

Р 1456956, кп. G 06 F 9/46, 1989. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

УПРАВЛЕНИЯ ОВСЛУ)КИВАНИЕМ ЗАЯВОК В

ПОРЯДКЕ ПОСТУПЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть испопьзовано для управления очередно,.SUÄÄ 1644141 А 1

2 стью обслуживания абонентов в порядке поступления их запросов. Цель изобретения — упродение устройства.

В устройство введены группы элементов И-НЕ 2, НЕ 3, блок 11 элементов. ИЛИ,два регистра 7, 10,сдвига,преобра зователь унитарного кода в двоичный,де. ниЬратор 12, элемент HF 13, второй элемент

ИЛИ 14, две группы элементов 5, 9 задержки. Процессы записи в очереди и поочередное обслуяявание осуществляются независимо друг от друга.

Время выбора очередного запроса на обслуживание не зависит от числа каналов. 1 нл.

1644141

Изобретение относится к вычислительной технике и может быть использовано для управления очередностью обслуживания абонентов в порядке по5 ступления их запросов.

Цель изобретения — упрощение устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит группу триггеров 1, группу элементов И-НЕ 2, группу элементов HF. 3, преобразователь 4 унитарного кода в двоичный, группу элементов 5 задержки, элемент 15

ИЛИ 6, регистр 7 сдвига, ячейки 8 памяти, группу элементов 9 задержки, регистр 10 сдвига, блок 11 элементов ИЛИ, дешифратор 12, элемент

НЕ 13, элемент ИЛИ 14, входы-выходы 2(}

15-18.

Устройство работает следующим образом.

Перед началом обслуживания запросов триггеры 1 группы, регистры 7, 25

10 сдвига обнуляются (цепи начальных установок не показаны). При поступлении запросов (сигналов единичного уровня) по входам 15 устройства соответствующие триггеры 1 груп- 3О. пы устанавливаются в единичное со, стояние. Сигнал единичного уровня с выхода триггера 1 поступает на вход соответствующего элемента И-НЕ

2 группы. На выходе элемента И-НЕ 2 формируется сигнал нулевого уровня, который поступает на вход соответствующего элемента HF. 3 группы и на одноименные входы остальных элементов И-НЕ 2 группы. Сигнал нулево- 4()

ro уровня с выхода одного из элементов И-HF. ? группы, поступая на входы остальных элементов И-НЕ 2 группы, запрещает прохождение через них запроса. Таким образом, даже при одно- 45 временном поступлении нескольких запросов один из них случайным образом (из-за естественного разброса параметров элементов) опережает другие, запрещает их прохождение через элементы И-HF. 2 группы и становится первым в очереди. Пусть это запрос К-го канала. На выходах элементов HF. 3 группы формируется распределенный унитарный код. Единичный сиг нал одного из разрядов соотв ет55 ствует каналу, первому в очереди, (я данном случае К-му) . Унитарный распределительный код (выходы элементов НЕ 3 группы) поступает на входы преобразователя 4 и на входы элемента ИЛИ 6. Преобразователь 4 осуществляет преобразование унитарного распределенного кода в позиционный двоичный код номера канала, первого в очереди. Сигнал единичного уровня с выхода элемента ИЛИ 6 поступает на управляющий вход регистра 7 сдвига и устанавливает его первый разряд в единичное состояние. Сигнал единичного уровня с первого выхода регистра 7 сдвига поступает на вход управления записью первой ячейки 8 памяти группы — разрешает запись информации

Код .номера канала с выхода преобразователя 4 поступает на входы элементов 5 задержки группы, с их выходов— на информационные входы ячеек 8 памяти. Задержка осуществляется с целью однозначной записи номера очередного канала только в одну ячейку памяти; сигнал управления записью должен поступить ранее информации, подлежащей записи. Таким образом, код номера канала (К-го), первого в очереди на обслуживание, будет записан в первую ячейку 8 памяти.

Сигнал единичного уровня с выхода элемента НЕ 3 группы поступает через

К-й элемент 9 задержки группы на нулевой вход К-r о триг г ера 1 rp уппы и переводит его в нулевое состояние.

Задержка на элементе 9 выбирается достаточной пля устойчивой реализации процедур записи номера канала в ячейку памяти. Обнуление К-го триггера сопровождается появлением сигнала единичного уровня на выходе

К-го элемента И-НЕ 2 группы, что равнозначно снятию запрета на прохождение других запросов через элементы

И-HF 2 группы. На выходах элементов

HF. 3 группы присутствует распределенный код из одних нулей.

Очередной запрос (процедуры описаны выше) блокирует возможность прохождения других и вызывает формирование очер ед ног о унитар ног о распр еделенного кода на выходах элементов

НЕ 3 группы. Очередной сигнал единичного уровня с выхода элемента

ИЛИ 6 поступает на управляющий вход регистра 7 сдвига — единичное значение принимает второй разряд регистра. Запись номера канала, по которому поступил очередной запрос,про164" 141 6 элемента HF !3 поступает на соответ-. ствующие входы всех элементов И-HF. 2 группы. Тем самым снимается блокировка возможности выбора очередного о запроса. Начинается формирование но5 вой очереди запросов в порядке постуо - пления. Аналогично рассмотренному выне организуется и поочередное обслуживание запросов °

Процессы записи в очередь и по- очередное обслуживание осуществляются независимо друг от друга. Время вы. бора очередного запроса на обслуживацие не зависит от числа каналов. изводится во вторую ячейку 8 памяти и т.д.

Одновременно с записью номера канала в последнюю ячейку памяти сиг нал единичного уровня последнего вых да регистра 7 сдвига поступает на вход элемента HF 13. Сигнал нулевог уровня с выхода элемента НЕ 13, поступая на соответствующие входы всех элементов И-НЕ 2 группы, блокирует возможность выбора очередного запроса. Это исключает наложение информации о номерах каналов в ячейках памяти в том случае, когда поступление запросов опережает их обслуживание процессором.

Если поступил хотя бы один запрос, то состояние регистра 7 сдвига отлично от нуля. Поэтому на выходе эле- 20 мента ИЛИ 14 присутствует сигнал единичного уровня. Процессор уведомляется по выходу 18 устройства. Если процессор завернил обслуживание предыдущего запроса, то по входу 16 уст- 25 ройства поступает сигнал. Этот сигнал поступает на вход регистра 10 сдвига. Единичное значение принимает очередной разряд регистра 10 сдвига.

Сигнал единичного уровня с выхода регистра 10 сдвига поступает на вход управления считыванием соответствующей ячейки 8 памяти группы. Код номера канала, чей запрос является очередным, с выхода ячейки 8 памяти груп35 пы через блок 11 элементов ИЛИ поступает на вход дешифратора 12. Дешифратор преобразует двоичный позиционный код номера канала в унитарный распределенный код, единичное значение в котором имеет разряд (выход), соответствующий каналу, запрос которого является очередным для обслуживания.

Сигнал единичного уровня соответствующего выхода 17 устройства посту- 45 пает в процессор и служит основанием для организации обслуживания очередного запроса.

Одновременно со считыванием кода номера канала из последней ячейки 8 50 памяти группы сигнал единичного уровня с последнего выхода регистра 10 сдвига поступает на вход обнуления регистра 7 сдвига. По его переднему фронту осуг(ествляется обнуление 55 регистра 7 сдвига. При обнулении регистра 7 сдвига снимается сигнал единичного уровня с входа элемента HE

13. Сигнал единичного уровня с выхода

Формула изобретения

Многоканальное устройство для управления обслуживанием заявок впорядке поступления содержащее группу триггеров, группу ячеек памяти, первый элемент ИЛИ, причем запросные входы устройства подключены к единичным входам триггеров группы соответственно, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит группу элементов

И-HF, группу элементов HF„ преобразователь унитарного кода в двоичный, первую и вторую группы элементов задержки, первый и второй регистры сдвига, блок элементов ИЛИ, денифратор, элемент НЕ, второй элемент

ИЛИ, причем выходы триггеров группы соединены с первыми входами одноименных элементов И-НЕ группы, выход каждого из которых соединен с входом одноименного элемента НЕ группы и с соответствующими входами остальных элементов И-HF. группы, выходы элементов НЕ группы соединены с входами первого элемента IUIH, входами соответствующих элементов задержки первой группы и входами преобразователя унитарного кода в двоичный,выходы которого соединены с входами элементов задержки второй группы, выходы которых соединены с информационными входами ячеек памяти группы, выходы которых подключены к входам блока элементов ИЛИ, выходы которого подключены к входам денифратора, выход первого элемента ИЛИ соединен с входом управления сдвигом первого регистра сдвига, выходы которого соединены с входами второго элемента

ИЛИ и входами управления записью соответствующих ячеек памяти группы, 1644141

Составитель M.Êóäðÿøîâ

Техред Л.Сердюкова Корректор М.Самборская

Редактор Г. Нельская

Тираж 406

Заказ 1462

Подписное

ВНИИЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óærîðîä, ул. Гагарина, 101 входы управления считыванием которых соединены с соответствующими выходами второго регистра сдвига, последний разрядный выход которого подключен к входу обнуления первого регистра

5 сдвига, вход управления второго регистра сдвига соединен с сигнальным входом устройства, выходы элементов задержки первой группы соединены с 10 нулевыми входами соответствующих триюгеров группы, вход элемента HF соединен с последним разрядным выходом первого регистра сдвига, выход элемента НЕ соединен с соответствующими входами элементов И-НЕ группы, выходы дешифратора являются информацион ными выходами устройства, выход второго элемента ИЛИ является сигнальным выходом устройства.