Устройство для сопряжения двух эвм

Устройство для сопряжения двух эвм

Иллюстрации

Показать все

Реферат

 

Изосретение относится к вычислительной технике, предназначено для сопряжения двух ЭВМ, имеющих магистральный параллельный интерфейс, и может быть использовано для тестирова2 V ния и отладки запоминающих и внешних устройств ведомой ЭВМ, а также для межмашинного обмена информацией. Целью изобретения является расширение функциональных возможностей за счет обеспечения оперативной настройки ведущей ЭВМ на режим прямого доступа и заданной области адресов ведомой ЭВМ при оперативном и независимом изменении границ и размеров области адресуемого пространства ведущей и ведомой ЭВМ. Устройство содержит блок шинных формирователей, регистр значащих разрядов, блок коммутации управляющих сигналов, блок дешифрации команд, блок коммутации адреса, дешифратор режима, блок поразрядного сравнения адреса, дешифратор адреса, два регистра адреса. 8 ил. (Л

СО03 СОВЕТСНИХ

C0ll

РЕиВБЛИИ (51)5 G 06 F 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМ

ПРИ ГКНТ СССР

Н АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ (21) 4431022/24 (22) 25.05.88 (46) 23,04. 91. Бюл. N - 15 . .(71) Московский институт электронной техники (72) А.Н. Соловьев, И.В.Дорогавцев, К. П. Разумовский и А. И, Иваков (53) 681. 3(088. 8) (56) Авторское свидетельство СССР

У 1251093, кл. С 06 F 13/ОО, 1985.

Авторское свидетельство СССР

Ф 1154674, кл. С 06 F 13/14, 1984. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

ЭВМ (57) Изобретение относится к вычислительной технике, предназначено для сопряжения двух ЭВМ, имеющих магистральный параллельный интерфейс, и может быть использовано для тестироваИзобретение относится к области вычислительной техники, предназначено для сопряжения двух вычислительных машин, имеющих магистральный параллельный интерфейс, и может быть использовано для тестирования и отладки запоминающих и внешних устройств ведомой ЭВМ, а также для межмашинного обмена информацией.

Цель изобретения — расширение функциональных возможностей за счет обеспечения оперативной настройки ведущей ЭВМ на режим прямого доступа к заданной области адресов ведояой

ЭВМ при оперативном и независимом изменении границ и размеров области

ÄÄSUÄÄ 1644150 А 1

Ф

2 » ния и отладки запоминающих и внешних устройств ведомой ЭВМ, а также для межмашинного обмена информацией. Целью изобретения является расширение функциональных возможностей за счет обеспечения оперативной настройки ведущей ЭВМ на режим прямого доступа и э аданной области адресов ведомой ЭВМ при оперативном и независимом изменении границ и размеров области адресуемого пространства ведущей и ведомой ЭВМ. Устройство содержит блок шинных формирователей, регистр значащих разрядов, блок коммутации управляющих сигналов, блок дешифрации команд, блок коммутации адреса, дешифратор режима, блок поразрядного сравнения адреса, дешифратор адреса, два регистра адреса.

8 ип. адресуемого пространства ("окна") ведущей и ведомой ЭВМ.

На фиг. 1 представлена структурная схема устройства; на фиг. 2— структурная схема блока поразрядного сравнения адреса; на фиг. 3— структурная схема регистра значащих ра э рядов; н а фи г. 4 — структурная схема блока коммутации адреса; на фиг. 5 — структурная схема дешифратора режима; на фиг. 6 — структурная схема блока коммутации управляющих сигналов; на фиг. 7 — структурная схема блока шинных формирователей; на фиг. 8 - иллюстрация работы

1644150 подпрограмм передачи информации из ведущей ЭВМ в ведомую ЭВМ и обратно. . Устройство для.сопряжения; предназначенное для контроля памяти ведо5 мой ЭВМ, входит в систему, которая содержит (фиг. 1) ведущую вычислительную машину 1 ° содержащую в своем составе память 2, процессор 3, управляющую магистраль 4 и информационную магистраль 5„образующие об.— щую магистраль 6; ведомую вычислительную машину (ЭВМ) 7, содержащую в своем составе память 8, процессор 9, подключенные к общей магистрали 10, ко то рая со стоит из управ ляюще и магистрали 11 и информационной магистрали 12.

Устройство 13 для.сопряжения содержит вход-выход 14, вход-выход 15, 20 блок 16 шинных формирователей, блок

17 дешифрации команд, блок 18 поразрядно ro сравнения адреса, ре гистр 1 9 значащих разрядов, первый регистр 20 адреса, второй регистр 21 адреса, 25 блок 22 коммутации управляющих сигналов, блок 23 коммутации адреса, дешифратор 24 режима, дешифратор 25 адреса, вход-выход 26, вход-выход 27.

Блок 18 поразрядного сравнения ад- 30 реса (фиг. 2) содержит элементы

И-НЕ 28 и 29, элемент И-ИЛИ-НЕ 30 для одного разряда. Аналогично построена схема для всех шестнадцати разрядов. На фиг. 2 обозначены также входы 31,32 и выход 33 блока.

Регистр 19 значащих разрядов содержит (фиг. 3) шестнадцать триггеров 34-49 (36-47 не показаны) (количество триггеров зависит от количества разрядов адреса ведущей и ведомой ЭВМ), вход 50 и выход 51.

Блок 23 коммутации адреса (фиг.4) содержит элементы. -HE 52 и 53, элемент И-ИЛИ-НЕ 54, шинный формирова- 45 тель 55. В блоке содержится четыре шинных формирователя, входы 56-60, вход и выход 61 °

Дешифратор 24 режима (фиг. 5) содержит элементы И-НЕ 62-67 входы 68

50 и 69, выход 70, вход 71.

Блок 22 коммутации управляющих сигналов (фиг. 6) содержит вход-выход 72, выход 73, вход-выход 74, вы- ходы 75-77, шинные формирователи 7881, элементы -HE 82-86.

Блок 16 шинных формирователей (фиг. 7) содержит вход-выход 87, выход 88, входы 89 и 90,,шинные формирователи 91-94, элемент И"HE 95.

Блок дешифрации команд 17 представляет собой серийно выпускаемую ИМС

К1801ВП1-33 КО.348.570-03 ТУ, изготовленную по и-канальной МОП-технологии и в 42 выводном керамическом корпусе типа 429. 42-5, работающую в режиме контроллера интерфейса параллельного ввода-вывода.

Второй регистр 21 адреса представляет собой серийно выпускаемую ИМС

К1801ВП1-34. ЕКО.348-570-03 ТУ, изготовлй ную по п-канальной МОП-технологии в 42 выводном керамическом кор усе типа 429.42-5.

Работу устройства иллюстрируют подпрограммою "окно 1", "окно 2", позволяющие передать информацию из "окна" в карте памяти ведущей ЭВМ 1 в

"окна", находящееся в карте памяти ведомой ЭВМ 7 и обратно с использованием буферной области в карте памяти ведущей ЭВМ 1; При этом область памяти "окна" в карте памяти ведущей

ЭВМ 1 должна быть отключена.

Определим входные параметры для подпрограмм "окно 1", "окно 2" (фиг. 8)i адрес первого регистра адреса

20 = 167742; адрес второго регистра адреса

21 = 167744; адрес нижней границы "окна" в карте памяти ЭВМ 1 = 20000; адрес верхней границы "окна" в карте памяти ЭВМ1 = 37776; адрес нижней границы буферной области в карте памяти ЭВМ1 = 60000; адрес нижней границы "окна" в карте памяти ЭВМ 7 = 120000;

Устройство работает следующим образом.

В результате работы одной иэ подпрограмм "окно 1" или "окно 2" ведущей ЭВМ 1, в первый регистр 20 адtt реса записывают нижннио границу окна" в карте памяти ведущей ЭВМ 1, затем записывают во второй регистр 21 адреса верхнюю границу "окна" в карте памяти ведущей ЭВМ 1. В устройстве 13 верхняя и нижняя границы

"окна" сравниваются в блоке 18 поразрядного сравнения адреса и результат сравнения записывается в регистр

19 значащих разрядов. Во второй регистр 21 адреса записывают нижнюю

О б

25 мой ЭВМ 7.

"Окно 2": MOV RÎ КА1

M0V R1 RA2

S 164415 !! tl границу окна в карте памяти ведомой ЭВМ 7.

После записи указанной инфОрмации в регистры блок 18 поразрядного ,сравнения адреса и дешифратор 25 адреса анализируют принадлежность адресов ячеек, к которым обращаются, к адресному пространству области "окна" ведущей ЭВМ 1.

Ведущая ЭВМ 1 устанавливает ведомую ЭВМ 7 в режим прямого доступа.

MOV g NG01, R0

МОЧ У ЧСО1, Rf

MOV ф NG01 R2 занесение входных

MOV ф NG02, R3 параметров в регистры общего назначения

Используя подпрограммы "окно 1" и

"окно 2" можно оперативно изменять границы и размеры области "окна" ведущей и ведомой ЭВМ путем занесения входных параметров в регистры общего назначения.

"Окно 1"; MOV RO, RA1

MOV R1 RA2

M0V Кз, RA3

ЬООМ: МОЧ(К2)+(КО)+; передача информации из окна в к ар- 30 те памяти ведущей 3ВМ

CMP R0 R1: ЭВМ 1 в область "окна" в карте памяти ведомой ЭВМ 7

BE/ LOOP 1

RTS PC

По первой команде записываают адрес нижней границы "окна" в карте памяти ведущей ЭВМ 1 в первый регистр 40

20 адреса. По второй команде эаписывают адрес верхней границы "окна" в карте памяти ведущей ЭВМ 1 во второй ре гис тр 21 адреса. При з аписи адре са веРхней гРаницы окна в каРте памя- 45 ти ведущей ЭВМ 1 во второй регистр

21 адреса происходит поразрядное сравнение адресов верхней и нижней границ "окна" в карте памяти ведущей

ЭВМ 1 в блоке 18 поразрядного сравнения адреса и результат поразрядного сравнения записывается в регистр

19 значащих разрядов.

По следующей команде подпрограммы "окно 1" происходит запись адре55 са нижней границы "окна" в карте памяти ведомой ЭВМ 7 во второй регистр

21 адреса. Если обращаются к области "окна" ведомой ЭВМ 7, то с выхода 76 дешифратора 25 адреса поступает активный сигнал на .вход блока

22 коммутации управляющих сигналов, который по этому сигналу открывается и пропускает сигнал ответа (СИП) из ведомой ЭВМ 7 в ведущую ЭВМ 1. Следующие две команды производят поверку на выход из области "окна" s карте памяти ведущей ЭВМ 1.

Блок 23 коммутации адреса пропускает поразрядно информацию на входвыход 27 устройства 13, либо иэ блока 16 шинных формирователей, либо из второго регистра 21 адреса в зависимости от кода, который хранится в регистре 19 значащих разрядов, при условии, что сигнал "Вывод" установлен центральньпк процессором 3 ведущей

ЭВМ .1;(фиг. 1) в неактивное состояние.

Если центральный процессор 3 ведущей

ЭВМ 1 устанавливает сигнал "Вывод" в активное состояние, то блок 23 коммутации адреса будет пропускать информацию с входа-выхода 15 устройства 13 через блок 16 шинных формирователей, независимо от содержимого регистра 19 значащих разрядов. Таким образом, предлагаемое устройство передает информацию (данные), с входавыхода 15 устройства на вход-выход 27 устройства. При этом дешифратор 24 режима выдает сигналы в блок 23 коммутации адреса, в блок 16 шинных формирователей и в блок 22 коммутации управляющих сигналов, устанавливая тем самым приемопередатчики в этих блоках в следующие состояния: в блоке 16 шинных формирователей на передачу информации с входа-выхода 5 в блок 23 коммутации адреса и со входа-выхода 61 этого блока на вход-выход 27 устройства 13.

Передавая содержимое ячеек буферной области (60000-77776) с нижней границей 60000 в область "окна" в карте памяти ведущей ЭВМ 1 через устройство 13, происходит передача содержимого ячеек буферной области в режиме прямого доступа в память ведоПодпрограмма "окно 2" передачи содержимого области "окна" в карте памяти ведомой ЭВМ 7 в буферную область в карте памяти ЭВМ 1, используя область "окна" в карте памяти ведущей ЭВМ 1, выглядит аналогично.

1644150

M0V R3, RA3

LOOP2:M0V(RO)+, (Р,2)+ СМР R01 R1

8EQ LOOP2

RES PC

При активном уровне сигнала "Вывод", кото.рый вырабатывается в управляющей магистрали 4, когда выполняется третий оператор подпрограммы 1р

"окно 2", дешифратор 24 режима вырабатывает управляющие сигналы, кото- рые переключают блок 23 коммутации адреса и блок 16 шинных формирователей так, что сигналы идут с входа- 15 выхода 27 на вход-выход 15, поступая на вход-выход 61 блока 23 коммутации адреса, выходят с выхода 59 этого блока и поступают на вход 90 блока 16 шинных формирователей, по- 20 том с входа-выхода 87 этого блока поступают на вход-выход 15 устройств а 1 3. Таким о бразом организовано чтение данных из области памяти "окна" ведомой ЭВМ 7 и запись в буферную область в памяти ведущей ЭВМ 1.

Блок 18 поразрядного .сравнения адреса (фиг. 2) работает следующим образом: на вход 31 подаются разряды, определяющие нижнюю границу области "окна" в карте памяти ведущей

3ВМ 1, по входу 32 подаются адресные разряды ведущей ЭВМ 1. Схема обеспечивает поразрядное сравнение поступающих на ее входы кодов и выдачу на выход 33 кода, определяющего результат поразрядного сравнения.

Регистр 19 значащих разрядов (фиг. 3) работает следующим образом.

С выхода 33 блока 18 поступает код, 40 определяющий результат поразрядного сравнения в том разряде, где имеется негативный результат поразрядного сравнения — в триггеры этого и всех более младших разрядов записывае тся 45 логическая "1", а во все более старшие разряды, где результат поразрядного сравнения позитивный — записывается логический "0". Сформированный таким образом код подается с выхо- 0 да 51 на вход дешифратора 25 адреса и хранится в триггерах 34-49, По входу 50 подаются сигналы, осуществля- . ющие управление процессом записи и считыв ания информации.

Блок 23 коммутации адреса (фиг. 4) позволяет в зависимости от кода, который хранится в регистре 19 значащих разрядов, получить на выходе код по следующей логике — если сигнал

"Вывод" в ведущей ЭВМ 1 установлен в неактивное состояние, то в зависимости от содержимого регистра 19 значащих разрядов в данном разряде на выходе блока 23 коммутации адреса получают либо значение логических сигналов, идущих на вход-выход 15 без изменения, либо значение логического сигнала для данного разряда, записанного во второй регистр 22 ад" реса, т.е. модифицированное значение сигнала для конкретного разряда.

Если сигнал "Вывод" установлен в активное состояние, то независимо от содержимого регистра 19 значащих разрядов в данном разряде на выходе схемы получают инверсное значение сигналов, поступакщих из входа-выхо-, да 15 устройства 13 °

Аналогично. работают все разряды данного блока. Вход 56 соединен с входом 88 (фиг. 1) блока 16 шинных формирователей, на этот вход поступают сигналы из входа-выхода 15 усчройства 13. Вход 57 соединен с выходом второго регистра 21 адреса, на этот вход поступают разряды нижней границы области "окна" ведомой ЭВМ 7.

Вход 51 соединен с выходом регистра

19 значащих разрядов, на этот вход . поступает информация о результате сравнения нижней и верхней границ области "окна" ведущей ЭВМ 1. Вход

58 соединен с входом 89 блока 16 шинных формирователей, на этот вход поступает сигнал "Вывод" с выхода 68 блока 22 коммутации управляющих сигналов.

Дешифратор 24 режима (фиг. 5) работает следующим .образом. При отсутствии сигнала (логический "0") на входе 69 дешифратора 24 схема выдает сигналы на выходах 70 и 60, под действием которых вход-выход 61 блока 23 коммутации адреса и вход-выход

74 блока 22 коммутации управляющих сигналов устанавливаются в высокоимпедансное со стояние.

При активном уровне сигнала, поступающего на вход 69 дешифратора 24, и при активном уровне сигнала, поступакщего на вход 68, схема вырабатывает сигналы, которые переводят блок

23 коммутации адреса в режим передачи информации из входа-выхода 27 через блОк 16 шинных формирователей на вход-выход 15.

1644150

1О

При пассивном уровне сигнала, поступающего на вход 68 дешифратора

24, схема вырабатывает на выходе 60 сигналы, под действием которых блок

23 коммутации адреса устанавливается в следующее направление передачи информации: с входа-выхода 15 через блок 16 шинных формирователей на вход-выход 27.

При пассивном уровне логического. сигнала на входе 69 дешифратора 24 независимо от других сигналов, которые поступают на входы дешифратора, он устанавливает блок 22 коммутации управляющих сигналов в следующее направление передачи информации; с входа-выхода 14 на вход-выход 26.

Блок 22 коммутации управляющих сигналов (фиг. 6) р або тае т следующим образом: управляющие сигналы из ведущей ЭВМ 1 поступают на вход-выход

72 и, проходя через шинные формирователи 78-80, поступают на вход-вы ход 74.Управляющие сигналы ТПР.СБРОС 25 поступают с входа-выхода 26 ведомой ЭВМ 2 на вход-выход 74 блока 22 коммутации управляющих сигналов и, проходя через шинный формирователь 81, поступают через вход-выход 72 на вход-выход 14 и в ведущую

ЭВМ 1.

Сигнал ответа "СИП" от ведущей

ЭВМ 7 поступает на вход 75 блока 22 коммутации управляющих сигналов. Элемент И-НЕ 82 пропускает этот сигнал

35 далее на линию задержки, состоящую из элементов 83, 84 и 86, только если сигнал, поступакщий на вход 76, будет активным, т.е. сигнал ответа

"СИП" пройдет через элемент -HE 75, II II если есть обращение к окну области памяти ведущей ЭВМ. Элемент И-НЕ 85 ! I I1 пропустит сигнал ответа СИП, только если на входе 77 сигнал, идущий иэ блока дешифратора 17 каната (фиг.1) будет активным.

Блок 16 шинных формирователей (фиг. 7) работает следующим образом.

На вход-выход 87 блока шинных формирователей поступают сигналы с входа50 выхода 15 устройства 13 (фиг. 1), проходят через элементы 91-94 и поступают на выход 88. Это происходит, если на вход 89 блока 16 шинных формирователей поступает соответствующий 55 сигнал, устанавливающий шинные формирователи в описанное выше направление передачи информации. Если же на входе 89 установлен другой сигнал, то шинные формирователи 91-94 устанавливаются в следующие направление передачи информации: сигналы с входавыхода 27 ведомой ЭВМ 7, .пройдя через блок 23 коммутации адреса, с выхода 59 этого блока поступают на вход

90 блока 16 шинных формирователей и затем, пройдя через шинные формирователи 91-94, поступают на вход-выход

87 и далее на вход-выход 15 устройства 13.

Формула изо бре тения

Устройство для содержания двух

ЭВМ, содержащее блок коммутации управляющих сигналов, первый регистр адреса, блок коммутации адреса, деши4 ратор адреса, причем первая и вторая группы информационных входов-выходов блока коммутации управляющих сигналов образуют группу входов-выходов устройства для подключения к управляющим шинам первой и второй ЭВМ соответственно, группа информационных входов-выходов блока коммутации адреса образует группу входов-выходов устройства для подключения к информационной шине второй ЭВМ, первые информационные вход и выход блока коммутации управляющих сигналов являются входом и выходом устройства для подключения к управляющей шине второй ЭВМ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей эа счет обеспечения оперативной настройки ведущей ЭВМ на режим прямого доступа к заданной области адресов ведомой ЭВМ при оперативном и независимом изменении границ и размеров области ад-ресуемого пространства ведущей и ведомой ЭВМ, в устройство введены блок шинных формирователей, регистр значащих разрядов, блок дешифрации командд, дешифратор режима, в то рой регистр адреса, блок поразрядного сравнения адреса, причем группа информационных входов-выходов блока шинных формирователей образует группу входов-выходов устройства для подклочения к информационной шине первой

ЭВМ, первый информационный вход дешифратора режима является входом устройства для подключения к управляющей шине второй ЭВМ, второй информационный выход блока коммутации угравляю1644150

12 щих сигналов соединен с управляющими входами блока шинных формирователей и блока коммутации адреса, с в торым информационным входом дешифратора ре5 жима, группа выходов которого соединена с группой управляющих входов бпока коммутации. адреса, группа информационных выходов которого соединена с группой информационных вхо- 1О . дов .блока шинных формирователей, группа информационных выходов которого соединена с первыми группами информационных входов блока поразрядного сравнения адреса, блока комму- 15 тации адреса, и блока дешифрации команд, с группами информационных входов первого и второго регистров адреса,. вторая группа информационных входов блока дешифрации команд сое- 20 динена с второй группой информационных входов-выходов блока коммутации, управляющих сигналов, управляющий вход которого соединен с выходом дешифратора режима, третий информаци- 25 онный вход которого соединен с вторым информационным входом блока коммутации управляющих сигналов и с первым выходом блока дешифрации команд, второй выход которого соединен с первым разрешающим входом блока коммутации управляющих сигналов, второй разрешающий вход которого соединен с выходом дешифратора адреса, первая группа информационных входов которого соединена с группой информационных входов регистра значащих разрядов и с группой выходов блока поразрядного сравнения адреса, вторая группа информационных входов которого соединена с группой информационных выходов первого регистра адреса, группа выходов блока дешифрации команд соединена с синхровходами первого регистра адреса, второго регистра адреса и группой информационных входов регистра значащих разрядов, группа информационных выходов которого соединена с второй группой информационных входов дешифратора адреса и с второй группой информационных входов блока коммутации адреса, третья группа информационных входов которого соединена с группой информационных выходов второго регистра адреса.

1644150

1644!50 фиг.4

1644150

88

6Ьг. 7 оооооаб оооооо оыоооб мог об77768 шоу

Обаааа ВЮ .О7 76б иоаооб моб

1377768

/77777б l77 7778 харта памяти баря о ажбли бе уи ей 388/! А сЬчой,У8И 2

Фиг. В

Составитель С. Пестмал

Редактор Е.Папп Техред JI.Ñåðäîêîâà Корректор A. 0бручар

Заказ 1241 Тираж 409 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССЙ

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101