Устройство для управления многофазным конвертором

Устройство для управления многофазным конвертором

Иллюстрации

Показать все

Реферат

 

Изобретение откосится к электротехнике , в частности f. статическим регуляторам , стабилизаторам переменного или постоянного гока в системах электропитания аппаратуры различного назначения. Цель изобретения - позышение надежности процессов функционирования регулятора за счет повышения помехоустойчивости и упрощелия управления. Многофазный импульсный конвертор содержит силовую цепь, выполненную в виде п основных и т резервных параллельных преобразовательных силовых ячеек 2, формирователи 3 управляющих широтно-модулированных сигналов, канальные датчики 6 работоспособности, регулятор 4 и распределитель импульсов на основе О-триггеров 9, ячейки переключения 10. Введение между генератором 7 тактовых импульсов и тактовым входом D-триггера первой ячейки подключения 10, счетчика 11 импульсов, дешифратора 12, ячеек подключения 10 с входами установки исходного состояния счетчика 11, ячеек подключения 10, устанавливающих «О и «1 D-триггеров 9 с тактовым входом распределителя импульсов, причем число тактовых импульсов, переводящих счетчик от исходного состояния до заполнения не должно превышать числа фаз, позволяет упростить устройство и повысить его надежность . 1 ил Ј

Ca:ОЗ ССВЕТС !ИХ

СОЯ 1АЛИСТИЧЕСКИХ

;- 1-С!1чБ пИН (51)5 Н 02 М 7 48

ГОСУДАРСТВЕН!- Ь Й КОМИТЕТ

ПС ИЗОБРЕТЕНИЯМ И СТНРЫТИЯМ

ПРИ ГКНТ СССР (2i) 4268477,/07 (22) 19.05.87

;46) 23.04.9 . Q,ол jgo (,--, (71) Челябинский политехнический институт именя Ленинского комсомола (72) В. Р. Дюряг н (53) 621.316.727 (088.8 : (56) Авторское свидетельство С СР № 327462, кл. Н 02 М П48, 1972.

A8ropñK0å свидетельство СССР

¹ 957411, кл. Н 02 М 7/48, 1982. (54) УСТРОйствс ДЛЯ УПРАВЛЕНИЯ

МНОГОФАЗНЫМ КОНВЕРТОРОМ (57) Изобретение относится к электротехнике, в частности к статическим регуляторам, стабилизаторам переменного или постоянного тока в системах электропитания аппаратуры различного назначения. Цель изобретения — повышение надежности процессов функционирования регулятора за счет повышения помехоустойчивостя и упрощения управления. Многофазный импульс„„SU„. 1644330 А 1 ный конвертор содержит силовую цепь выполненную в виде и основных и m резервных параллельных преобразовательных силовых ячеек 2, формирователи 3 управляющих широтно-модулированных сигналов, канальные датчики 6 работоспособности, регулятор 4 и расп редел ител ь им пульсов на основе D-триггеров 9, ячейки переключения 10. Введение между генератором 7 тактовых импульсов и тактовым входом D-триггера первой ячейки подключения !О, счетчика 11 импульсов, дешифратора 12, ячеек подключения !0 с входами установки исходного состояния счетчика 11, ячеек подключения 10, устанавливающих «О» и «1»

D-триггеров 9 с тактовым входом распределителя импульсов, причем число тактовых импульсов, переводящих счетчик от исходного состояния до заполнения не долж но превышать числа фаз, позволяет упростить устройство и повысить его надежность. 1 ил.

1644330

Изобретение относится к электротехнике, в частности к статическим регуляторам, стабилизаторам переменного или постоянного тока в системах электропитания аппаратуры различного назначения.

Цель изобретения — повышение надежности работы.

На чертеже приведена структурная схема устройства управления многофазным импульсным конвертором.

Устройство для управления многофазным импульсным конвертором содержит и основных и т резервных силовых ячеек

2, выходы которых объединены и предназначены для подключения к нагрузке, силовые входы объединены и предназначены для подключения к источнику питания, один вход формирователя 3 импульсов управления каждой силовой ячейки подключен к выходу регулятора 4, входом подключенного к нагрузке, второй вход к своему выходу устройства управления многофазным импульсным регулятором 5, информационные входы которого по числу силовых ячеек подключены к выходам датчиков работоспособности в каждой силовой ячейке, содержащего генератор 7 тактовых импульсов, ячейки распределителя 8, по числу силовых ячеек, каждая из которых содержит D-триггер 9, ячейку 10 подключения.

Кроме того, устройство содержит счетчик 11 импульсов с коэффициентом пересчета, равным п, дешифратор 12 состояния счетчика, инвертор 13 тактового импульса, причем выход генератора 7 тактовых импульсов подключен к входу инвертора 13 и тактовому входу счетчика 11, коэффициент пересчета которого выбирают равным числу основных силовых ячеек, дешифратор 12 входами подключен к разрядным выходам счетчика 11, выход «О», ссютветствующий исходному состоянию счетчика— к D-входу D-триггера 9 первой ячейки распределителя, другие выходы («1», «2»,..., «и — 1») к одному из входов элементов И 14, выходы которых подключены к входам соответственно первой, второй и далее ячеек 10 подключения.

В ходы ячеек подключения резервных блоков подключены к выходу последнего элемента И, на вторые входы элементов 14 подключен выход элемента ИЛ И- НЕ 15, входы которого по числу силовых ячеек подключены к выходам D-триггеров каждой ячейки распределителя, один вход элемента ИЛИ 16 подключен к выходу

«Исходное состояние» дешифратора 12, второй вход к выходу логического блока последней ячейки распределителя, выход к входу элемента И 17, второй вход которого подключен к выходу генератора 7 тактовых импульсов, выход к входу установки исходного состояния логических блоков всех ячеек 10.

С целью повышения надежности и упрощения схемы логической ячейки 10 она содержит два элемента ИЛИ и один элемент И причем первый вход первого элемента ИЛИ

18 подключен к выходу канального датчика 6 работоспособности, второй вход к выходу элемента 17, а выход к входу «Установка 0» D-триггера, первый вход элемента

И 19 подключен к выходу канального датчика 6 работоспособности, второй вход к выходу второго элемента ИЛИ 20 предыдущей ячейки, а выход к первому входу второго элемента ИЛИ 20 своей ячейки, второй вход которого подключен к выходу

D-триггера 9 своей ячейки, третий вход к выходу соответствующего элемента И 14.

Работа регулятора рассматривается в режиме нормальной работы со всеми исправными ячейками, с отказавшими ячейками и при сбоях в распределителе импульсов

2р под действием электромагнитных помех.

В исходном состоянии при исправных ячейках выходное напряжение датчиков работоспособности всех ячеек имеет уровень логического «О», который сохраняется в течение всего времени исправной работы ячейки. При логическом «О» на входе элемента И 10 íà его выходе устанавливается «О» на все время исправной работы независимо от сигнала на втором входе.

При появлении «1» на выходе «О» дешифратора 12 и входе D-триггера 9 первой ячейки в момент действия тактового импульса с выхода 7 она записывается задним фронтом этого импульса в 0-триггер 9 первой ячейки распределителя, подается на формирователь 3 сигнала управления через второй элемент ИЛИ 20 на записывающий вход D-триггера второй ячейки распределителя.

Следующий тактовый импульс устанавливает на выходе «О» дешифратора «О» и задним фронтом записывает в 0-триг40 гер 9 первой ячейки «О», в D-триггер 9 второй ячейки «1», в В-триггеры других ячеек «О». «1» с выхода 9 второй ячейки подается на формирователь 3 сигнала управления второй ячейки и через второй элемент ИЛИ 20 второй ячейки на записы4 вающий вход D-триггера 9 третьей ячейки.

Третий тактовый импульс записывает «1» в

D-триггер 9 третьей ячейки распределителя и подает ее на формирователь 3 сигнала управления третьей ячейки. Четвертый тактовый импульс устанавливает «1» на записывающем входе D-триггера 9 пятой ячейки распределителя и на входе формирователя

3 сигнала управления четвертой ячейки.

Записи «1» в D-триггер пятой ячейки не происходит, так как следующий тактовый импульс переводит счетчик 11 в исходное состояние, на выходе «О» дешифратора 12 устанавливается «1», которая устанавливает

«1» на выходе схем ИЛИ 16 и И 17, которая

1644330

15 действует через первые схемы ИЛИ ячеек

10 подключения на входы установки «О»

D-триггеров 9 переводит последние в состояние «О» на всех выходах. Задний фронт этого тактового импульса через инвертор

13 записывает «1», подаваемую с выхода

«О» дешифратора 12 в D-триггер 9 первой ячейки и таким образом начинается следующий цикл работы распределителя.

Таким образом, с выхода пятой ячейки

10 подключения формирователя 3 управляющих импульсов не было сформировано сигнала включения пятой силовой ячейки, следовательно, эта ячейка не используется в алгоритме работы регулятора.

В режиме отказа одной из преобразовательных ячеек, например второй датчик

6 работоспособности формирует сигнал

«1» на входе и выходе первого элемента

ИЛ И 18 второй ячейки, устанавливая

D-триггер 9 в состояние «О», и на входе элемента И 19.

При появлении «1» на выходе «О» дешифратора 12 и входе 0-триггера 9 в момент действия тактового импульса с выхода генератора 7 она записывается задним фронтом этого импульса, действующего через инвертор 13 в 0-триггер 9 первой ячейки распределителя, и подается на вход формирователя 3 сигнала управления, а через второй элемент ИЛИ 20 на записывающий вход D-триггера 9 второй ячейки и через элемент И 19 и второй элемент ИЛИ 20 второй ячейки на записывающий вход

D-триггера 9 третьей ячейки распределителя.

Следующий тактовый импульс задним фронтом записывает «1» в D-триггер 9 третьей ячейки, которая подана иа вход формирователя 3 сигнала управления и через второй элемент ИЛИ 20 на записывающий вход

0-триггера 9 четвертой ячейки распределителя. В D-триггер второй ячейки «1» не записана, так как на его входе установки

«О» постоянно действует через элемент

ИЛИ «1» от канального датчика работоспособности. Следующий третий тактовый импульс записывает «1» в D-триггер 9 четвертой ячейки, четвертый тактовый импульс в D-триггер 9 пятой ячейки. Таким образом, отказавшая вторая ячейка исключается из алгоритма работы стабилизатора и задействуется пятая ячейка, причем частота работы силовых ячеек, а значит, и частота пульсаций выходного напряжения не изменяется.

В режиме отказа нескольких ячеек, например, второй и третьей эти ячейки исключаются из алгоритма работы регулятора. На выходе канальных датчиков работоспособности формируется «1». При появлении «1» на выходе «О» дешифратора она задним фронтом синхроимпульса записывается в D-триггер первой ячейки распределител",. Второй синхроимпульс записывает

«1» в i.>- риггер 13 четвертой ячейки рас20

55 пределителя и третий импульс в 0-триггер пятой ячейки распределителя, которая действует через второй элемент ИЛИ 20 последней ячейки и элемент ИЛИ 16 на один вход элемента И 17, на второй вход которого действует синхроимпульс. В момент появления синхроимпульса на выходе 17 появляется «!», которая устанавливает счетчик 17 в исходное состояние и все D-триггеры распределителя в состояние «О». Задний фронт этого импульса записывает «1», возникшую на выходе «О» дешифратора 12 в 0-триггер первой ячейки. Таким образом начинается новый цикл работы распределителя.

При действии электромагнитной помехи сразу в двух ячейках распределителя может быть записана «!», например во второй и четвертой. Следующий тактовый импульс переписывает эти «!» соответственно в третью и пятую ячейки. При этом появляется «1» на выходе второго элемента ИЛИ 20 пятой ячейки и через элемент ИЛИ 16 на входе элемента И 17, на второй вход которого действует тактовый импульс. В момент появления тактового импульса на выходе 17 появляется «1», которая устанавливает счетчик 11 в исходное состояние и все D-триггеры распределителя в состояние «О». Задний фронт этого тактового импульса записывает «1», возникшую на выходе «О» дешифратора 12 в D-триггер первой ячейки и начинается новый цикл работы распределителя.

При попадании «1» на выходах всех

0-триггеров распределителя под действием электромагнитной помехи на всех входах элемента ИЛИ-НЕ 15 устанавливается «О», что вызывает появление «1» на выходе 15 и на вторых входах всех элементов И 14.

В зависимости от состояния счетчика 11 лишь на одном выходе дешифратора 12 имеется не нулевой сигнал, который, действуя через первый вход соответствующего элемента И 14 и элемент ИЛИ 20 соответствующей распределительной ячейки, например, второй, устанавливает «1» на

D-входе 0-триггера следующей третьей распределительной ячейке. Следующий тактовый импульс записывает «1» в этот триггер и распределитель продолжает свою обычную работу. При отказе следующей третьей ячейки «1» с выхода элемента И через ячейку 10 передана на D-вход .0-триггера четвертой ячейки и записана туда следующим тактовым импульсом. Таким образом, происходит восстановление алгоритма работы распределителя при попадании «1» в нем под действием электромагнитной помехи.

Применение предлагаемого устройства позволяет повысить надежность работы в условиях сильных электромагнитных помех, что достигается цепями восстановления алгоритма работы при сбоях.

Формула изобретения

Устройство для управления многофазным конвертором, содержащим и основных и m резервных силовых ячеек, подключенных параллельно между собой, содержащее генератор тактовых импульсов, формирователи импульсов управления, датчики работоспособности силовых ячеек и ячейки подключения, соответствующие силовым ячейкам, первые входы формирователей импульсов управления объединены и соединены с выходом регулятора, вход которого предназначен для подключения к выходу силовых ячеек, каждая ячейка подключения содержит D-триггер, выход которого соединен с вторым входом соответствующего формирователя импульсов управления, входы датчиков работоспособности силовых ячеек предназначены для, подключения к соответствующим с иловым ячейкам, отличающееся тем, что, с целью повышения надежности, оно снабжено счетчиком импульсов с коэффициентом пересчета, равным и, дешифратором, элементом

НЕ, и+1 элементами И, элементами

ИЛИ-НЕ, элементом ИЛИ, каждая ячейка подключения снабжена двумя элементами

ИЛИ и элементом И, причем выход генератора тактовых импульсов соединен с тактовым входом счетчика импульсов, входом элемента HE и первым входом и+1-го элемента И, выходы счетчика импульсов соединены с входами дешифратора, выходы дешифратора, начиная с первого по порядку, подключены к первым входам первых и элементов И, кроме того первый выход дешифратора соединен с D-входом D-TpH((гера, первым входом элемента И перво . ячейки подключения и перньпл входом элемента ИЛИ, вторые входы первых и элементов И объединены и подключены к выходу элеveнта ИЛИ-НЕ, входдй которого соединень. с выходами В-триггеров и первыми входами первых элементов ИЛИ ячеек подключения, вторые входы которых соединены с выходами элементов- И тех же ячеек подключения, а третьи входы первых элементов ИЛИ первых и ячеек подкл(очения соединены с выходами и первых элементов

И, третьи входы первых элементов ИЛИ т последних ячеек подключения соединены с выходом и-го элемента И, выход элемента ! Б HE пОДключеп к Объедине(4ным тактовым входам В-триггеров всех ячеек подключения, входы установки которых соединены с выходами вторых элементов ИЛИ соответствующих яче<-к годключения, D-входы

В-триггеров всех ячеек подключения, кроме

- 1, ПЕРВОЙ, СОЕДИНЕНЫ С ПЕРтЗЬ(МИ ВХОДаМИ ЭЛЕментов тех лее ячеек подключения и выходами 1:ервых з.,ементов ИЛИ предыдуЩИХ ЯЧЕЕК ПОДКЛЮЧЕНИЯ, 11ЕРВЫЕ ВХОДЫ ЗЛЕментов И всех ячеек подключения соеди25 1(е.-(ы с пег-.выА:;и входамп элементов ИЛИ тех же ячеек подкл(очения и выходами датчиков работоспособнос-; и силовых ячеек. вторые входы вторых элементов ИЛИ всех

;! -! eel П О д КЛ гоЧ Е и П я О б „Е.-, И;-(Е Н Ы И (ьО д КЛ Ючены к выходу и+1-го элемента И, второк

Згг вход которого соедин. Й с выхсдом элемента ИЛИ, вто„ыv. входом под. ..((очен",ого к вы хсду перво. о эие,;;е: та ИЛИ бп-ой (ГЧЕйкн Ппдку(Юе(ЕН(гя;! ХО:t ге г аНОВКИ СЧЕТ (яка ИМ (1уЛ" Соб ОЕДЧНЕН С (Эо Х 1 огп,+ (-ГО

- пег,(;-(1(а И.(составитель С. Лузанов

Редактор М. Бланар Текред А. Кравчук Корректор М. Погко

Заказ 124б Тираж 392 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при КНТ СССР

1!3035, Москва, Ж вЂ” 35, Раушская наб., д. 4(5

Производственно-издательский ког бинат «Патенг», г. Угкгород, ул. Гагарина, 101