Устройство для контроля и диагностирования неисправностей логических блоков

Устройство для контроля и диагностирования неисправностей логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и мо)ет быть использовано для контроля работоспособности и поиска неисправностей в логических блоках. Цель изобретения - повышение достоверности контроля . Изобретение позволяет проводить поиск и выявление неисправностей в логических блоках, а также в цепях контроля за счет использования дополнительного теневого реверсивного сдвигового регистра. Устройство содержит первый и второй демультиплексоры, первый мультиплексор, блок синхронизации, m логических блоков, блок сравнения, блок задания режима, m регистров сдвига, второй мультиплексор и буферный регистр. 13 ил. в

СОЮЗ СООЕТСНИХ

РЕСПУБЛИК (Si)S С 06 F 1!/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕНКЫК КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ! 1РИ ГКНТ СССР (21) 4470193/24 (22 ) 03 ° 08, 88 (46) 30 ° 04»91 Бвл N 16 (72) В ° Ï ° NHxBHJIQB А У,Ярмухаметов, О,И,Далин и В Б»Матвеев (53) 681 ° 32 (088» 8) (56) Электроника (Перев» с англ ), 1985, Ф 23, с 20

Звявка Японии Ф 52-29897, кп» Р 06 F 11/00, 1977 ° (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАР"

НОСТИРОВАНИЯ НЕИСПРАВНОСТЕЙ ЛОГИЧЕС»

КИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и мокет быть исИзобретение относится к вычислительной технике и может быть использовано в системах контроля работо« способности и поиска неисправностей логических блоков»

Цель изобретения - повьппение досто вер но сти ко нтрол я °

На фиг 1 показана структурная схема устройства; на фнг,2 - схема логического блока; на фиг,3 схема блока переключателей; на фиг 4 схема блока синхронизации; на фиг.5схема блока сравнения; на фиг,6временная диаграмма поступления синх» росигнапов; на фиг,7-10 - временные диаграммы работы устройства; на фиг ° 41-13 примеры загрузки информации в регистры

Устройство содержит первый 1 и второй 2 демультиплексоры, первый

„.SUÄÄ 1645956 А1

2 пользовано дпя контроля работоспособности и поиска неисправностей в логических блоках. Цель изобретения - повышение достоверности конт™ роля. Изобретение позволяет проводить поиск и выявление неисправностей в логических блоках, а также в цепях контроля за счет использования допол» нительного теневого реверсивного сдвигового регистра, Устройство содержит первый и второй деиультиплек соры, первый мультиплексор, блок синхронизации, m логических блоков, блок сравнения, бпок задания режима, . ш регистров сдвига, второй мультиплексор и буферный регистр» 13 ип

С: мультиплексор 3, блок 4 синхронизации, m логических блоков 5, блок 6 сравнения, блок 7 задания режима, ш регистров 8 сдвига, второй мультиплексор 9, буферный регистр 10, на- (,,Ь ход 11 индикации неисправности и так >фЬ товый вход 12 устройства, выходы 13- (,Д

17 и вход 18 блока 4 синхронизации, !,ф входы 19 23 и выходы 24-26 буферного (Д регистра 10, входы 27 и 28 и выход ©).

29 первого мультиплексора 3, входы

30 и 3! и выход 32 второго мультиппексора 9, входы 33 37 и выходы 38

40 регистра 8, вход-выход 41, входы

42-44 и выход 45 логического блока

5, входы 46 и 47 и выходы 48 первого и демультиплексора 1, входы 49 и 50 и выходы 51 второго демультиплексора 2, входы 52 56 и выход 57 блока 6 сравнения, выходы 58 6! блока 7 задания режима, 1645956 Логический блок 5, (il,m) Содер жит мультиплексоры 62 и 63, блок

64 элементов памяти, вход 65 записи состояния, управляющий вход 66 и вхо ды 67 и 68 данках мультиплексора—

63, вход 69 записи состояния, йоды

70 данньпс, инфориационюай юсод 71 блока 64, входы 72 74 мультиплексора

62, выходы 75 блоков 5 ° 1О

Блок 7 задания релсима выполнен на ключах 76 78, 79 (jl,l), 80<(tl,n)

81, 82к (1с-1,r), 83-86 и имеет выходы 87-97 °

Блок 4 синхронизации содерхит триггеры 99" 103, элементы ИЛИ 104

106, элементы И 107 124, счетчики

125-127, схемы 128129 сравнения, элементы НЕ 130 132, шифрато1яа 133

134, генератор 135 тактовых иипуль 20 сов с выходама 136 и 137, дешифратор

138 с выходамс 139 144, регистр 145 количества сдвигов, выходы 146150 и нходы 151 158 блока, Блок 6 сравнения состоит иэ муль 25 типлексора 159, элементов ИЛИ 160 и

161, элементов НЕ 162 и 163, схема

164 сравнения, элемента И 165 и име ет выход 166 сигнала ошибки, входы

167 сигналов эталона, входы 168" 170 сигналов ремима, юсод 171 сигналЪ разрешения работы блока 6, вход 172 сигнала "Сброс" и выход 173 сигнала окончания работы устройства, Деиультиплексор 1 предназначен для передачи управпякщего сигнала с выхода 15 блока 4 на вход 42; иабран ного блока 5, (синхронизация записи тестовых наборов в логический блок

5; ). Деиультиплексором 1 управляет 40 сигнал, поступающий иа вход 47 с вы хода 61 блока 7 ° демультиппексор 2 слупит дпя пе бедачн управляющего сигнала с выхода

14 блока 4 на вход 37 выбранного 45

Регистра 8, (синхронизация эаписэс ик формации в регистр 8 ) и управляется сигналом, поступающим на вход 50 с вьасода 16 блока: 7 °

Мультиплексор 3 используется для передачи сигналов с выходов 40, ре гистров 8, на юсод 23 регистра 10 °

Мультиплексором 3 управляет сигнал, поступакций на юсод 27 с находа 61 блока 7 °

Блок 7 предназначен для задания рехнмов работы, начальжх состояний и пускй устройства

Мультиплексор 9 служит для передачи сигналов с выходов 39 ре1, гистров 8, на вход 19 регистра 10 и управляется сигналом, ло ступающим на вход 30 с вь хода 61 блока 7 °

Регистры 8„ сдвига и буферный регистр 10 выполняют функцию реверсиюных регистров сдвига и работают в следующих рехииах: сдвига информации вправо, сдвига информации влево, приема информации из логических блоков 5, (для регистров 8 ) и с выхода

59 блока 7 (для буферного регистра

10), Код режима работы регистров 8

1 задается на выходе 16 блока 4, а регистра 10 - на юаходе 17 блока 4, Синхронизация работы регистров 8

1 осуществляется демультнплексорои 2 по сигналаи с выхода 14 блока 4 и вахода 61 блока 7 ° Синхронизация рабо ты регистра 10 - по сигналу на жхо де 14 блока:4 ° Блок 6 сравнения предназначен для анализа контрольной информации, по ступающей с выхода 26 регистра 10, путеи сравнения ее с информацией, поступающей с выходов 58 и 59 бло ка 7 ° Результатом анализа является сигнал о неисправности или исправно ти цепей передачи информации на выходе 11 устройства, Временная диаграмма формсрования синхросигналов генераторои 135 тактовьк импульсов представлена на

4иг,б

Логический блок 5 работает в двух рехи махб

Рехим, обеспечивающий выполнение основных функций логических блоков,рекии "Работа", На вход 44 (вход 74 мультиплею сора 62 и вход бб мультиплексора 63) подается управляющий сигнал (напри мер, "I ) ° Мультиплексор 62 разреша ет прохождение сигнала по входу 72 (65,) и запрещает прохождение сигна ла по входу 73 (42, ) на вход 69 блока 64 элементов памяти Мультиплек сор 63 разрешает прохомдение информа ции по входу 67 (70,) и разрешает прохозщение диагностической информа ции с входа 68 (43, ) на информацион ньв1 вход 71 блока 64 элементов памя ти, На вход 65, подается сигнал запилы состояния, наприиер, с выхода блока иикропрограииного управления проверяемого устройства, Информационное взаииодействие логических блоков

16

5/ осуществляется по входам-выходам

41 (входам 70; и выходам 75, ) °

Режим, обеспечивающий диагностику и поиск неисправностей в логических блоках, - режим "Диагностика" °

На вход 44 (вход 74 мультиплек1 сора 62 и вход 66 мультиплексора 63) подается управляющий сигнап (например, "0") . Иультиплексор 62 запрещает прохождение сигнала по входу 72 (65, ) и разрешает прохождение сигнала по входу 73 (42;) на вход 69 блока 64 элементов памяти, Мультиплексор 63 запрещает прохождение информации с входа 67 (70, ) и разрешает прохождение диагностической информа ции с входа 68 (43;) на информационжй вход 71 блока 64 элементов памяти. Запрещается выполнение основных функций логическим блоком На вход

42; подается сигнал записи состояния.

Блок 4 синхронизации предназначен для формирования комплексов уп равляющих сигналов, организующих работу устройства в различных заданных режимах

Предварительно на ключах 82„набирается код номера обспуживаемого логического блока 5;, а на ключах

81 и 80 - тестовая и эталонная информация

Один из ключей 85, 86, 76 и 77 устанавливается в состояние "1", устанавливая в "!" один из триггеров

98»l0l по приходу синхросигнапа Cl с выхода 136 генератора 35, Сигнал с выхода триггеров 98 101 проходит через элемент ИЛИ 104ii

С приходом сигнала "Пуск" ключом

83 устанавливается триггер 103 в состояние "1", Разрешается запуск счетчика 125 (синхросигналами С2), сигналы с выхода которого поступают иа вход дешифратора 138 На выходах

l 39-144 дешифратора 138 появляются сигналы, формирующие сигналы записи в регистр 10 (сигнал на выходе 139, код на выходе 17, I на фиг.7 10), передачи информации иэ регистра 10 в регистр 8, в прямом направлении (сигнал на выходе 140, коды на выходах

16, 17, II на фнг,7-10), записи в логический блок 5 (сигнал на выходе

141, импульс на выходе 15; III на 4иг710), записи в регистр 8 ° (снг»

I нал 1!а выходе 142, код на выходе 16, IV на фиг,7-10), передачи информации из регистра 8, в регистр 10 в обратФормирование кодов, управляющих режнмамн работы регистров 8 и 10

1 (выходы 16 н 17),,производится под управлением сигналов с выходов триггеров 98-101 режимов, сигналов с выходов 139-144 дешифратора 138 и сиг»нала с выхода триггера 102 исправ5 лення сдвига, Сигнап записи в блок 5 (выход 15)

1 формируется в режиме занесения тестовых наборов в логический блок 5 в

1 третьем такте работы дешифратора 138 (выход 41) и стробируется синхросигнапом С1 °

Сигналы синхронизации регистров

10 и 8 (выход 14) снимаются с выко»

20 да 136 генератора 135 ° Количество тактов сдвига информации в регистрах

10 и 8, определяется содержии1м регистра 145 и счетчиков 126 и 127, .сигналы с которых подаются на схемы ! 28 и 29 сравнения и с их выходов через

30 . элементы И 113 и 112 на управление элементом И 107 ° При наличии cHI Hàла "1" на выходе 140 (143) на выходе элемента ИЛИ 105 формируется сигнал, запрещающий прохождение синхросигналов на вход счетчика 125 до тех пор, пока содержимое счетчика 126 (! 27) не сравняется с содержимым регист ра 145 °

Формирование сигнала окончания

40 работы в одном из режимов (выход 13 (!4 7)) производится под управлением сигналов с выходов дешифратора 138 и триггеров 98 101 по окончании работы в каждом из режимов. Сигнал с выхода

45 элемента KIH 106 инвертируется на инверторе 132 и запрещает прохокде ние сннхросигнапов С2 на вход счетчика 125 °

Передача информации из буферного регистра 10 в регистры 8; производится с выходов 24 и 25 непосредственно

50 на входы 34, и 36, а прием информа ции буферным регистром 10 с регистров 81 производится на входы 19 и 23 с выходов 40, и 39, через мульти55 плексоры 3 и 9 соответственно, устройство предназначено дпя обес печения проверки работоспособности логических блоков 5 путем занесения !

45956

6 ном направлении (сигнал на выходе

143, коды на выходах 16, 17; V на фиг 7 10), окончания работы н обндружения неисправности (сигнал на выходе 144 (142), VI на фиг. 7-10) .

1645956 тестовых наборов с помощью буферного регистра 10 и регистров 8 в выби раемай логический блок 5<, считывания информации из логических блоков

5 и сравнения считанной информации

1 с эталоном; проверки работоспособности цепей передачи информации в логические блоки 5, (регистров 10 .и

8„); обнаружения неисправности в це пях передачи информации в логические блоки 5, (в регистрах 8, ) .

Устройство работает в следующих режимах

1 ° Занесение тестовых наборов в логические блоки 5 °

Этот режим обеспечивает установt ку в начальное состояние элементов памяти логического блока 5; . Временная диаграмма работы устройства в 20 этом режиме представлена на фиг 8»

Работа устройства в этом режиме начи нается с установки триггера 102 в состояние "1" кпючом 84 (предварительно триггер 98 устанавливается в состояние "!" сигнапом с ключа 85, на ключах 82<,набирается номер набираемого логического блока 5 °, 1 на ключах 81 - тестовая информация, а на ключах 79 количество сдвигов).30

На выходе !4 формируется сигнал за писи информации в буферный регистр !

О, при одновременном формировании кода на выходе 17 блока 4 (входе 21 регистра 10), разрешакщего запись в 35 буферный регистр 10 ° Затем на входы

16 н 17 блока 4 подаются коды, разрешающие сдвиг информации влево (или вправо) в регистре 8; и сдвиг информации вправо (или влево) в бу 40 ферном регистре 10 (фиг 1) ° По сигна лам синхронизации, поступающим на вход 22 буферного регистра 10 и вход

37, регистра сдвига 8, с выхода 14 бпока 4, производится перемещение 45 информации из буферного регистра 10 в регистр 8, ° После этого на вход 42 логического блока 5, подается сигнал с выхода 15 блока 4, по которому производится запись информации в логи щ ческий блок 5 ° °

2 ° Считывайие контрольной информа ции из блока 5; и проверка блока 5, °

Этот режим обеспечивает полученйе информации о состоянии контрольных точек логического блока 5 ° и сравне

1 ние этой информации с этапонной ° Вре менная диаграмма работы устройства в этом режиме представлена на фиг 8, Работа устройства в этом режиме начинается с установки триггера 102 в состояние "1" ключом 84 (предварительно триггер 99 устанавливается в состояние "1" сигналом с ключа 86, а на ключах 82к набирается номер набираемого логического блока 5, на

1 ключах 80 эталон а на ключах 79 1 количество сдвигов) ° На выходе 14 формируется сигнал записи в регистр ,8 при одновременном формировании кода на выходе 16 блока 4 (входе 35 регистра 8, ), разрешанщего запись в регистр 8,, На входы 16 и 17 устройства подаются коды, разрешающие сдвиг информации влево (нли вправо) в ре-. гистре 8, и сдвиг информации вправо (или влево) в буферном регистре 10»

По сигналам синхронизации, посту" пакщим на вход 22 буферного регистра 10 и вход 37< регистра 8 с выхо» да 14 блока 4, производится перемещение информации из регистра 8, в буферный регистр 10 ° После этого полученная информация снимается с выхода 26 регистра 10 и используется для анализа работослособности логического блока 5! путем сравнения с э талоном

Информация с выхода 26 регистра

10 поступает на первый вход схем

164 сравнения (на вход 55 блока 6), на второй вход которой поступает информация этапона, прошедшая через. мультиплексор 59 (при сигнале " 1" на входе управления, идущем с выхода триггера 99) ° При равенстве входнах данных (что сигнализирует об исправной работе блока 5, ) на выходе схема

164 сравнения формируется сигнал "0", в противном случае сигнал "1" (что сигнализирует о неисправной работе блока 5,). С выхода схема 164 сигнап ошибки йроходит через элемент И 165 на выход 166 Сигнал ошибки на выходе 166 блока 6 может появиться толь ко в режиме "Контроль" и при отсутствии сигнала "Сброс", : 3 ° Контроль работоспособности регистров 8 и буферного регистра 10, Временная диаграмма работы устройства в этом режиме представлена на фн г,9 °

На ключах 81 набирается тестовый набор (например, код, со стоящий. из одних символов "1" ("0") или "шахиатыай" код) ° Работа устройства в этом режиме начинается с установки

1645956!

О триггера 102 в состояние "1" ключом

84 (предварительно триггер 100 устанавливается в состояние "1" сигналом с ключа 76, на ключах 82 набирается

5 номер i выбираемого сдвигового регистра S;, а на ключах 79 - количество сдвигов) ° На выходе 14 формируется сигнал записи в буферный регистр 10, при одновременном формиро- 0 вании кода на выходе 17 блока 4 (входе 2 ) регистра 10), р аз решающе го з апись в буферный ренистр ) О. Затем на выходы 16 и 17 блока 4 подаются коды, разрешающие сдвиг информации влево (или вправо) в регистре 8, и сдвиг информации вправо (или влево) в буфер ном регистре 0 ° По сигналам си нхронизации, поступающим на вход 22 буферного регистра 10 и вход 37 регистра сдвига 8 ° с выхода 14 блока

4, производится перемещение информацйи иэ буферного регистра IO в регистр 8 и далее в буферный регистр

10, После этого полученная информа- 25 ция снимается с выхода 26 регистра

10 и используется в блоке 6 для ана« лиза работоспособности регистра 8

1 и буферного регистра IO °

Информация с выхода 26 регистра 30

10 поступает на,первый вход схемы

164 сравнения (на вход 55 блока 6), на второй вход которой поступает информация тестового набора, прошедшая через мультиплексор 159 (при сигнале "О" на входе управления, идущем с выхода триггера .99), При равенстве входных данных (что сигнализирует об исправной работе .регистра 8, и регистра 10) на выходе схема 4р сравнения формируется сигнал "О", в противном спучае - сигнал "1" (что сигнализирует об неисправной работе регистров 8, и О) ° С выхода схемы

164 сигнал ошибки проходит через эле- 41 мент И 165 на выход 166 ° Сигнал ошибки на выходе 166 блока 6 может появиться только в режиме "Контроль" и при отсутствии сигнала "Сброс" ° .: 4 Поиск неи спр авно сти в ре ги стре 8, °

Временная диаграмма работы устройства в этом режиме представлена на фиг 9 °

Работа устройства в этом режиме начинается с установки триггера 102 в состояние "!" ключом 84 предварительно триггер 10) устанавливает» ся в состояние "1" сигнапом с ключа

77, а на ключах 82 к набирается номер выбираемого сдвигового регистра

8;, на кпючах 81! - тестовая информация а на ключах 79 - количество ! сдвигов). Iia выходе 14 формируется сигнал записи в буферный регистр ) О при одновременном формировании кода на вьмоде 17 блока 4 (входе 2) регистра 10), разрешающего запись в буферный регистр О» На выходы 16 и ! 7 блока 4 подаются коды, разрешакт. щие сдвиг информации влево (или вправо) в регистре 8 и сдвиг информации вправо (или влево) в буферном регистре IO (фиг ) ), По сигналам синх» ронизации, поступакщим на вход 22 буферного регистра IО и вход 37 регистра сдвига 8, с выхода 14 блока

4, производится перемещение информации из буферного регистра 10 в направлении регистра 8 на необходимое

1 число разрядов Затем на выходы 16 и

17 устройства подаются коды, раэре шающие сдвиг информации в обратном направлении - вправо (или влево) в регистре 8, и влево (или вправо) в буферном регистре 10 ° По сигналам синхронизации, поступающим на входы

22 и 37; с вьмода 14 блока 4, произ водится перемещение информации из регистра 8, в направлении буферного регистра 10 на то же самое число разрядов 1!осле этого полученная информация снимается с выхода 26 ре» гистра 10 и используется в блоке 6 сравнения для анализа неисправности

При этом неисправность регистра 8 типа "обрыв" или "замыкание на эем» лю" по имеющейся информации (тестовый набор, информация, считываемая с регистра 10 число тактов сдвига) локализуется с точностью до одного разряда (при условии справной рабо ты регистра 10) .

Локализ ацию неисправности сдви го» вого регистра 8, можно пояснить на примере неисправности типа "замыка» ние на землю" S-го разряда.

Данная неисправность локапизуется на тестовом наборе, состоящем из символов ")" (фиг ° )1). Тестовый набор через буферный регистр 10 передает ся в р е ги стр 8 ° (наприме р, при . 1 сдвиге влево) на один разряд, Затем считывание информации регистра 8; сдвига в буферный регистр )О осуществляется в обратном направлении, В блоке 6 тестовый набор сравнивает»

1645956

12 ся со снятой информацией. Сигнал неисправности не вырабатывается. (неисправность в S-M разряде), Работа в данном режиме повторяет5 ся еще несколько раз ° Количество сдви. гов информации каждый раэ увеличивается на единицу, Поспе передачи ин формации в регистр 8i из регистра 10 (при количестве сдвигов, равном S) значение разрядов регистра 8, изображено на фиг,12 ° Поспе считывания ин формации из регистра 8; в регистр 10 значение разрядов регистра 10 изображено на фиг,!3, В блоке 6 тестовый набор сравнивается с полученной информацией, Так как тестовый набор v полученная информация не совпадают, то вырабатывается сигнал неисправнос ти, сигнализнрующий о неисправности

i-го разряда регистра 8; °

При более сложной реализации блока

6 сравнения возможно выявление неисправностей также и в регистре 10

Формул а изобретения

Устройство для контроля и диагнос тирования неисправностей логических блоков, содержащее первый и второй демультиплексоры, первый мультиплек- ЗО сор > 6JIQK синхрониз ации, 6JIOK з ада» ния режима и блок сравнения, выход которого является находом индикации устройства, а первый и второй инфор мационные входи блока сравнения соединены соответственно с первым и вторым выходами блока задания режима, третий и четвертый выходы ко» торого подключены соответственно к входу запуска блока синхронизации и > управляющим входам первого и второ го демультиплексоров и первого муль» типлексора, с первого по третий выходи блока синхронизации соединены с первым синхровходом блока сравне ния и информацконннж входами первого и второго демультиплексоров соот ветственно, информационже выходи первого дему)тьтиплексора являются ниходавм устройства для подключения к входам режима одноименных контро лируеьмх логических блоков, а второй синхровход блока сравнения подключен к синхровходу устройства и является синхровходом контролируемых логических блоков, отличающее ся тем, что, с целью повышения досто» верности контроля, оно содержит m регистров сдвига по числу проверяемых логических блоков, буферный регистр и второй мультиппексор, управ» ляющий вход которого соединен с четвертым выходом блока задания режима, диод второго мультиплексора подк кг. чен к первому информационному входу буферного регистра, информационные входы второго мультиплексора соединены с первыми информационньиж Bblxo» дами одноименных регистров сдвига, первые информационные входы которых подключены к первому информационному выходу буферного ре ги стра, вторые информационные входы регистров сдвига соединены с вторым информационным выходом буферного регистра, вторые информационные выходы регистров сдвига подключены к одноименным информа ционным входам первого мультиплексора, выход которого соединен с вторым информационным входом буферного ре гистра, информационные выходы второго демультиплексора подключены к синхровходам одноименных регистров сдвига, третьи информационные входы и выходы регистров сдвига являются соответственно входами и выходами устройства для подключения к инфор мационным выходам и входам одноимен нюх контролируемых логических блоков, синхровход буферного регистра соеди нен с третьим выходом блока синхронизации, второй выход блока задания режима подключен к входу начальной установки буферного регистра, чет» вертый и пятый выходы блока синхро низации соединена соответственно с входави режима регистров сдвига и входом режима буферного регистра, третий информационный выход которого подключен к третьему информационному входу блока сравнения, 1645956

1645956

1645956!

645956

ВыУод ИС

eerrepeeee <35 дыкод В7

wepapope D5

Фиа 7

1645956

Л4.

$7! Ь459эб

Л7(s7(iu

1645956

1 1 1

$-1 S И

1 1

1 1 л-1 л — наираЬена сОига Р регистре f0 дт сгрузи регию д

Фиг. 11

Х Х

1 1

1 И 8 $+1 3-1 6 — - наира1янае сИЬеа а pNNNpe В лрм иу AF8pg3ilp

Фее. 12

1 1 1 1

0 1 И t s 1 N-1 л налрабвенар с65огп У регистре 10 лри счипыданиа регисвра д

Фиг. Ц

Составитель Г, Виталиев

Техред М.Дидык Корректор Н.Король

Редактор Л.Пчолинская

Заказ 1350 Тирал(419 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101