Устройство для подмены информации в постоянной памяти

Устройство для подмены информации в постоянной памяти

Иллюстрации

Показать все

Реферат

 

ng} 111}

1645998 А 1 (51)5 С 11 С 17/00

ГОСУД СТВЕННЫЙ КОМИТЕТ

ГФ И ГИНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

II ABlt6CNCNV СВИДВТИЛЬСТВУ сО

CO

00. (21) 4674521/24 (22) 06.04.89 (46) 30.04.91. Бюл. }}- 16 (71) Московский энергетический институт (72) И.В.Огнев, О.В.Исаев и С.П.Вельмакин (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

Ф 1159067, кл. С 11 С 17/00, 1983.

Авторское свидетельство СССР

Р 1536443, кл. С 11 С 17/ОО, 1988. (54) устРОЙстВО дЛЯ подИеНы инФОР}1Ации а постоянной пАмяти (57) Изобретение относится к вычислительной технике и может быть использовано щадя многократной коррек2 ции программы или исправления ошибок в постоянной памяти. Целью изобретения является повы}кение надежности постоянной памяти за счет выполнения повторных двойных, тройных и т.д. подмен информации в дефектных ячейках в режиме произвольной подмены, Для достижения этой дели в устройство введены Н-1 дополнительных блоков памяти 8 резервных слов (Нкратность нодмены) и преобразователь 1О кода кратности подмены, код на выходе которого казывает, с какого из блоков постоянной памяти оС-новной 27 или памяти подмены 2, 8<,8,...,811, следует счи}ывать информацию. 1 нл.

1645998

50

Изобретение относится к вн.испительной технике и может быть использовано для коррекции программы или исправления ошибок в постоянной па5 мяти.

Целью изобретения является повышение надежности постоянной памяти путем обеспечения воэможн,зсти выполнения повторных (двойных, тройных и т.д.) подмен ошибочной информации в ячейках постоянной паняти.

Ка чертеже представлена схема устройства для подмены информации в постоянной памяти. 15

Устройство содержит блок 1 памяти адресов страниц подмены, блок 2 памяти резервных слов, блок 3 памяти признаков адресов подмены, блок 4 выборки, мультиплексор 5, блок 6 срав- 20 нения, элемент И ?, дополнительные блоки 8,...,8 памяти резервных слов, входы 91"" 9 N-4 записи дополнительных блоков, преобразователь 10 кода, адресные входы первой 11 и вто- 25

Рой 12 групп устройства, входы режима работы 13 и обращения 14, информационные выходы первой 15, второй 161, ° .. и N-A 16 н групп, выходы признаков подмены пеРвой 17 и второй 18 групп, информационные входы первой 19, второй 20 и третьей

21 групп, вход 22 выборки, вход 23 записи, вход 24 выбора направления передачи адреса .страниц и выходы 35

25 выбора направления передачи данных устройства.

На чертеже также показана схема включения устройства в систему памяти, содержащая блок 26 записи, ос- 40 новиую постоянную память 27, коммутатор 28 с выходами 29. Блок 26 запи си обеспечивает управление занесением в устройство подмены резервных слов и имеет выход 30 признака пере- 15 полнения.

Работа устройства рассмотрена для . случая трехкратной подмены информации по одному и тому же адресу подмены {N 3). В этом случае число дополнительных блоков равно 2, количество выходов преобразователя 10 равно l.og<(N+1) 2.

Устройство для подмены информации в Постоянной памяти работает в двух режмиах: залиси и считывания (основной режим). В исходном состоянии все ячейки блоков 1, 2, 3, 8, 8 памяти содержат логические нули.

Принцип работы устройства рассмо гр"гм на примере основной памяти емкостью 128К 16-разрядных слов.

Все адресное пространство основной памяти разбивается на 2048 страниц.

Номер страницы — это код старших разрядов адреса h -A« . В результате информационная емкость блока 1 памяти равна 2K>8 (5 разрядов В6-В оадреса ячеек в блоках памяти 2, 3, 8, 8 и 3 разряда — соответственно приэнаки одиночной, двойной и тройной подмены), блока 2 памяти и дополнительных блоков 8 и 82 памяти2К 116 (хранение резервных слов), блока 3 памяги — ?Ka14 (11 разрядов для хранения старших разрядов адреса обращения A<-A н 3 1 i зряда — признаки подмены) . Блоки 3, 2, 8, .Rg памяти разбиваются на 32 страницы (старшие разряды адреса Â6-Bto с мультиплексора 5) по 64 слова (младшие разряды адреса Aä-А с входов 11).

B режиме записи, задав аемом нулевьи сигналом на входе 13, адрес подмены поступает на входы 11 (А -А ) и

12 (A<- А, ) устройства и по сигналу

22 выборки нз блока 26 запнси, транслир-боевому через блок 4 выборки, осуществляется чтение из блока 1 памяти.

В зависимости от результата чтения блок 26 записи реализует далее один из шести возможных алгоритмов, 1. Отсутствие признаков подмены в блоле 1 памяти по адресу А -А, при числе задействованных страниц не бо- . лее 32 (количество задействованных с страниц в блоках 2 и 3 памяти подсчи тывается блоком 26 записи). В этом случае последовательно осуществляются следующие операции: а) запись единичного признака и состояния счетчика, содержащегося в блоке 26 записи, в блок 1 памяти по адресу А -A<< по сигналам 23 и 24; б) прибавление единицы в счетчик блока записи; в) чтение из блока 1 памяти по адресу А -Л, по сигналу 22 выборки;

r) запись в блоки 2 и 3 памяти по адресу (А -А, В -R < ) данных подмены (блок 2 памяти), признака одиночной подмены и разрядов адреса А -А1 (блок 3 памяти) по сигналам 22 и 23, причем разряды адреса В -Bso передаются на входы блоков 2 и 3 памяти через мультиплексор 5 (сигнал 24 равен нулю), 5

164

2. Наличие признака одиночной подмены в блоке 1 памяти по адресу А4А 16, отсутствие признака одиночной подмены в блоке 3 памяти, при числе задействованных страниц не более 32.

В этои случае выполняется только .описанный выше пункт r.

Таким образом, если каждый последующий адрес подмены в разрядах

AC-А(6 не совпадает ни с одним из предыдущих, то для него открывается новая страница в блоках 2 и 3 памяти.

При переполнении счетчика в блоке

26 записи после считывания из блока

1 памяти по адресу (А6-A<<) очередной подмены возможны следующие алгоритмы.

3. Наличие признака одиночкой подмены в блоке 1 памяти по адресу (А6А ) при числе задействованных страниц более 32. В этом случае осуществляется чтение из блока 3 памяти по адресу (Ao-Ë . Bs В!о) "î сигналу 22.

Если в результате чтения будет отсутствовать признак одиночной подмены на выходе 47, то выполняется описанный вьпче пункт г из алгоритма 1.

Если же будет зафиксирован признак одиночной подмены, то это свидетельствует D невозможности дальнейшей фиксации новых адресов подмены. В этом случае на выходе блока 26 записи будет логическая единица, явчяющаяся признакои переполнения устройства.

4. Отсутствие одиночного признака подмены в йтоке 1 памяти по адресу (А -А < ) при числе задействованных страниц более 32. В этом случае осуществляется подбор свободной ячейки в блоках 2 и 3 памяти для размещения очередного адреса.

Подбор выполняется следующим образом. а) переключение мультиплексора 5 по входу 24 на передачу адреса Br, -В».. на выходы блоков 2 и 3 памяти из блока записи3

Ю б) чтение из блока 3 памяти по адресу (А„-А, В - В!о ); в) если по этому адресу в блоке

3 памяти отсутствует признак очередной подмены, мультиплексор 5 переводится в режим передачи с выходов блока 1 памяти и последовательно выполняются пункты а, в, r алгорит1, если п адресу (AO-Л, В4-В

Инкрементирование счетчика в блоке

26 записи продолжается до тех пор, пока не будет найдена свободная ячейка в одной из страниц. Если этого не произошло, то на выходе 30 устанавливается признак переполнения устройства.

5. Наличие признака одиночной подмены в блоке 1 памяти и прязнака одиночной подмены в блоке 3 памяти.

Это свидетельствует о том, что одиночная подмена уже производилаСь.

В этом случае по установленному адресу в блоках 1 и 3 памяти записываются признаки двойной подмены, а в блоке 81 памяти - новое слово подмены .

6. Наличие признака двойной подмены в блоке 1 памяти и признака двойной подмены в блоке 3 памяти.

Это свидетельствует о том, что по этому адресу .;е проведена двойная подмена информации.

В этом слу ае л,,становленному адресу в блоках 1 и 3 памяти записываются признаки гройной подмены, а в блоке 8 памяти — слово подмены.

Налич»1е признака тройной подмены в блоках 1 и 3 памяти свидетельствует о невозможности замены информации по данному адресу.

В режиме считывания устройство работает следующим образом.

Подается единичный сигнал режима по входу 13, разрешающий прохождение сигнала 14 обращения от процессора на входы выборки блока 1 памяти через блок 4 выборки и отключающий блок

26 записи от адресных входов 11 н !2 (при этом на входе 24 устройства устанавливается уровень логического нуля, разрешающий передачу данных с выходов блэка 1 памяти на входы блоков 2, 3, 8 и 8 памяти). Адрес и единичный сигнал обращения к основной памяти 27 поступают соответственно на входы 11, 12 и 14.

Сигнал обращения проход - через блок 4 выборки и выдается на вход выборки блока 1 памяти. С задержкой, определяемой временем выборки считанные из блока 1 памяти дакнце

5998 6 признак подмены (т.е. эта ячейка уже занята), то увеличивается на единицу содержимое счетчика в блоке

26 записи и осуществляется переход к пункту б рассматриваемого алгоритма.

1645998

1О

40 поступают соответственно: старши". разряды адреса блоков 2, 3, 8 и

8 памяти — на мультиплексор 5, признаки подмены (выходы 18) — на входы выборки блоков 2, 3, 8 и 8 памяти. Выход признака одиночной подмены соединен с входами выборки блоков 2 и 3 памяти, признака двойной подмены - с входом выборки блока 8 л памяти, считанные из блока 3 памяти старшие разряды зафиксированного адреса подмены сравниваются в блоке 6 сравнения со старшими разрядами адреса обращения и, если сравнение произошло (единичный сигнал на выходе блока 6 сравнения) при одновременном наличии признаков одиночной подмены на соответствующих выходах блоков 1 и 3 памяти, на выходе эле мента И 7 формируется единичный сигнал управления преобразователем 10 кода. По этому сигналу двоичный код вьФора направления по линиям 25 поступает на коммутатоР 28 и подключает один иэ блоков памяти (2, 8 или

8 в зависимости от краткости подмены) для передачи на выходы 29 ре ервного слова через коммутатор 28.

Преобразователь 10 кода работает в соответствии со следующей таблицей.

Таким образом, предлагаемое устройство по сравнению с прототипом обеспечивает возможность многократной подмены информации по одному и тому же адресу подмены, вследствие чего увеличивается надежность основной памяти.

Формула и зоб ре тен иы

Устройство для подмены информации в постоянной памяти, содержащее основной блок памяти резервных слов, выходы которого являются информационными выходами первой группы устройства, блок памяти признаков адресов подмены, адресные входы первой группы которого соединены с одноименными входами основного блока памяти резервных слов и являются адресными входами первой группы устройства, блок памяти адресов страниц подмены, адресные входы которого являются адресными входами второй группы устройсва, блок сравнения, входы первой группы которого подключены к выходам адресов подмены блока памяти признаков адресов подмены, а входы второй группы — к информационньал вхоr.àì

55 первой .группы блока памяти признаков адресов подмены и к эдресным входам блока памяти адресов страниц подмены, элемент И, первый вход которого соединен с первым выходом группы признаков подмены блока памяти адресов страниц подмены, второй вход подключен к первому выходу груп1пы признаков подмены блока памяти признаков адресов страниц подмены, третий вход подключен к выходу блока сравнения, блок выборки, Входы которого с первого по третий являются соответственно входами режима работы, обращения и выборки устройства, а вход соединен с входом выборки блока памяти адресов страниц подмены, мультиплексор, информационные входы первой группы которого подключены к выхода адреса страницы блока памяти адресов страниц подмены, информационные входы второй группы соединены с информационными входами первой группы блока памяти адресов страниц подмены и являются информационными входами первой группы устройства, управля.эгей вход является входом выбора напр,".аления передачи адреса страниц устройства, а выходы подключены к адресно входам второй группы основного блока памяти резервных слов и блока памяти признаков адресов подмены, входы записи которых и вход записи блока памяти адресов . траниц подменьi являются вхо дом записи устройства, информационные вхоДы основного блока памяти ре" зервных слоев являются информационными входами второй группы устрой" ства, информационные входы второй группы блоков памяти адресов страниц подлены н гриэнаков адресов подмены являются информационными входами третьей группы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности постоянной памяти путем обеспечения вазможности выполнения повторных подмен информации, в него введены N-1 дополнительных блоков памяти резервных слов, N — кратность подмены, и преобразователь кода, причем выходы группы признаков подмены блока памяти признаков адресов страниц подмены соединены информационными входами преобразователя кода и являются выходами признаков подмены первой групп; устройства, управляющий вход !О

1645998

ГНаправление передаВыход !Код на выходе ! зле- преобраэовате

Выход yasрядов приз каков подмены блока 3 чи данных ля 10 «ода

l меи та

И 7

0 0

0 0

1 0

1 1 е**

00 1

01 1

1 1

Основная амять

Основная память

Блок 2 (одиночная подмена)

Блок 8 (двойная подмена)

Блок 8 (тройная подмена) 0

1

* Любое состояние (логнческий нуль, либо логическая единица) .

Составитель А.Дерюгин

Техред С.Мигунова

Корректор Н.Король

Редактор А.Ле>кннна

Заказ 1352 Тирах 352 Подписное

ЬНИИПИ Государственного комитета по изобретениям н открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-нэдательский комбинат "Патент", r.укгород, ул. Гагарина, 101 преобразователя кода подключен к выходу элемента И, а выходы являются выходами выбора направления передачи данных устройства, выходы группы признаков подмены блока памяти адресов страниц подмены являются выходами признаков подмены второй группы устройства, информационные входы, входы записи, адресные входы первой и второй групп до олнительных блоков памяти резервных слов соединены с одноимениьии входами основного блока памяти резервных слов, а входы вь:— борки первого и последующих дополнительных блоков памяти резервных слов подключены соответствено к.второму и последующим выходам группы признаков подмены блока памяти адресов страниц подмены, первый выход группы признаков подмены которого подключен к входам выборки основного блока памяти

-резервных слов и блока памяти признаков адресов подмены, выходы дополнительных блоков памяти резервных слов являются соответственно второй н последуюцими группамн информационных выходов устройства.