Устройство цифровой двумерной свертки

Устройство цифровой двумерной свертки

Иллюстрации

Показать все

Реферат

 

Изобретение отностися к вычислительной технике и может быть использовано для обработки двумерных массивов большой размерности. Целью изобретения является расширение области применения за счет возможности применения для обработки аэрокосмических изображений. Устройство содержит счетчик , группу буферных блоков памяти, группу регистров данных, матрицу блог ков памяти таблиц, матрицу регистров, регистры, матрицу сумматоров, суммат торы, элемент НЕ, информационный вход,| шины разрядных срезов, входы и выходы устройства, многовходовый сумматор. Поставленная цель достигается введег-i нием новых элементов и связей. 3 ил. I

СОЮЗ СОВЕТСНИХ

ФН

РЕСПУБЛИК

Ц9 {И1 (щ С 06 F 15/353

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

OPM.fNHT СССР

Н *ВТОРП4ОМУС В АВТОЛ СТВУ (21) 4474349/24 (22) 16.08.88 (46) 07.05.91. 11 17 (71) 37енинградский институт точной .. механики и оптики (72) С.Е.донченко, Ю.Н.Матвеев, Е.Ф.Очин, Ю,Ф.Романов и К.М.Юсупов (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 1381541, кл. G 06 Г 15/353, 1985.

Nimaroglu Т. А high speed two-dimensional hardware convolver for image processing. — In: PRIP82:Pattern

Recognition and Image Process. Conf., Las Vegas, c.386-389, фиг. 1 -3.

Изобретение относится к вычислительной технике и может быть использовано для обработки двумерных массивов большой размерности.

Целью изобретения является расширение области применения sa счет возможности применения для обработки аэрокосмических изображений.

На фиг.1 -3 представлена функциональная схема устройства. устройство содержит счетчик 1, группу буферных блоков 2 -2 памяти, группу регистров 3 -3М даннйх, матри.цу блоков 4р11 памяти таблиц (1 =* 1...

Ь, п 1.. N), матрицу регистров

5pÄ(I 1...1., и = 1. N), регистры

6, матрицу сумматоров 7 Ä (l = 1...L, К 2...Н), сумматоры 8, элемент НЕ 9, информационный вход 1 О, шины 11 (1 =

2 (54) УСТРОЙСТВО ЦИФРОВОЙ,ДВУМЕРНОЙ

СВЕРТКИ (57) Изобретение отностися к вычислительной технике и может быть использовано для обработки двумерных масси. — . вов большой размерности. Цель изобретения является расширение области применения sa счет воэможности применения для обработки аэрокосмических изображений. Устройство содержит счетчик, группу буферных блоков памяти, группу регистров данных, матрицу блог;. ков памяти таблиц, матрицу регистров, регистры, матрицу сумматоров, супса ; торы, элемент НЕ, информационный вход, шины разрядных срезов, входы и выходы д устройства, многовходовый сумматор. .

Поставленная цепь достигается введе; . нием новых элементов и связей. 3 ип.

С.

1...Ь) разрядных срезов, вход 12 управления обращением к памяти устройства, группу входов )3 управления записью устройства, группу входов 14 загрузки таблиц, выход 15 устройства, синхровход 16 устройства, вход 17 режима работы устройства, многовходовый сумматор 18.

Вычисление свертки в устроистве осуществляется на основе использования таблиц взвешенных сумм- весовых коэффициентов, которые формируются следующим образом:

М, Т„ (А), а %в 1 где А а„а„„...а„- индекс (адрес) элемента таблицы;

1647585 а 6 ГО, 13, !! „„- весовые коэффициен3П ты свертки (m =

1...N n 1...

N);

М - число строк;

N — число столбцов мат-. рицы в е сов ых ко эффициентов, Каждая из N таблиц содержит взвешенные суммы коэффициентов одного из столбцов (n-ro столбца) матрицы весовых коэффициентов. Каждое из табличных значений таблиц является суммой, (представленной в дополнительном ко-. де) тех весовых коэффициентов столб,ца матрицы весовых коэффициентов, которые соответствуют единичным значениям двоичных цифр а „ индекса А таблицы. Для каждой таблицы индекс А пос-20 ледовательно.принимает все значения от 0 до 2 . При этом в устройстве одновременно используются М разных таблиц Т, каждая иэ которых загружается параллельно в L блоков памяти 25 таблиц (L - разрядность элементов изображения), Устройство работает под управлением некоторого внешнего устройства, например управляющей мини-ЭВМ, входящей в 30 состав измерительно-вычислительного комплекса, Работа устройства осуществляется в двух режимах: режиме загрузки таблиц и режиме вычисления.

Загрузка таблиц выполняется. при

35 каждом изменении ядра свертки. Для загрузки таблиц необходимо последовательно сформировать на адресных входах блоков 4 gn все возможные значения „ индексов (адресов) таблиц, определенным образом упорядоченные (например, по возрастанию), и для каждого значения индекса (адреса) сформировать на входах данных блоков 4g соответству- <5 ющие табличные значения в сопровождении необходимых сигналов управления записью данных.

С целью формирования заданной последовательности адресов на адресных входах блоков 4 рп (т.е. на шинах llg разрядных срезов) в блоки 2 ...2м > загружаются из внешнего устройства специальные наборы констант 000...0 и .111...1. При этом блок 2м, памяти содержит старший М-й разряд всех 2, 55 значений адресов, последовательно формируемых на шинах 11. Блок 21, . памяти содержит (N-1) -й разряд всех значений адресов, а блок 2 — второй разряд всех значений адресов.

Порядок изменения адресов, формируемых на шинах ll, определяется порядком чередования констант 000... О и 111...1. Для формирования последовательности адресов в порядке возрасм-< гания от О до 2 в блок 2 памяти загружается массив (последовательМ-< ность) констант, состоящий из 2 констант 000...0 и следующих за ними

2 констант 111...1. В блок 2, ;! константы загружаются следующим обМ-2. м-а разом: 2 констант 000...0, 2. констант 111...!, 2 констант 000...0 м и, наконец, 2 констант 111...1, в м-g. блок 2 константы загружаютсяполями по две константы начиная с констант

000...0. Таким образом, в блок 2 „„памяти (ш = 1...N-l).çànèñbâàåòñÿ массив из 2 L-разрядных констант сосИ тоящий из поцмассивов длиной 2 констант, начиная с подмассива, состоящего иэ констант 000 .О, Для записи констант в блоки 2 ...

2м счетчик 1 сигналом на входе 17 устройства переводится в режим счета

М по модулю, равному 2 . Предварительная установка счетчика 1 в начальное состояние не производится, так как счетчик работает в циклическом режиме.

Константы поступают иэ внешнего устройства в устройство через инфор" мационный вход 10, В каждом такте очередная константа записывается в регистр 3 по переднему фронту синхроимпульса (СИ). Одновременно в регистры 32. 3 мзаписьваются констан.ты, считьваемь!е из блоков 21...2! ! памяти (блоки 2 !... 2 „ находятся в режиме чтения, так как на входе управления записью этих блоков сохраняется сигнал "1"). Затем блоки 2!...

2и,памяти переходят в режим записи с задержкой, длительность которых определяется временем переключения эле-. мента НЕ 9, относительно переднего фронта СИ вЂ” и данные из регистров

31 3 в 1 эаписьваются в блоки 2("

2 м, т.е. выполняется сдвиг (передача) констант относительно блоков

2 f ° ° 2J4L-t °

Содержимое счетчика i изменяется по заднему фронту СИ, так как задержка переключения счетчика l больше задержки элемента НЕ 9, блоки 2 памяти переходят в режим считьвания раньше, 5

164758 чем изменится адрес на их адресных входах.

Цикл записи одного массива констант состоит из 2 тактов. В первом и цикле на информационный вход 0 из внешнего устройства поступают константы, которые по окончании процесса ввода должны размещаться в блоке 2 <, После выполнения M-1 циклов ввода (и передачи между блоками 2) констант устройство готово к формированию последовательности адресов .

Формирование адресов блоков 4 и запись в блоки 4 табличных значений выполняются во время М-го цикла рабо-. ты счетчика I, Одновременно со считыванием данных Bs первой по счету ячейки всех блоков 2 памяти и записью этих данных в регистры 3 ...3 в регистр 20

3 записывается константа 000 ° ..О, поступающая из внешнего устройства на информационный вход 10. 1-е (1 = 1...

L) разрядные срезы констант на выходах регистров 3>...3 образуют L M- 25 разрядных адресов (М-й разряд — старший) для L блоков разрядной свертки, Ф каждый иэ которых содержит N блоков 4. Так как все разряды каждой константы одинаковы, одновременно для 30 всех блоков 4 формируются одинаковые адреса.

В следующем такте одновременно со считыванием констант из блоков 2М

2 на вход 1 0 из внешнего устройства поступает константа !11...1 и соответственно на шинах 1 1 ...11! формируются адреса 00...01. Таким. образом, в .цикле формирования адресов на вход

l0 устройства из внешнего устройства подаются поочередно константы 000.. ° 0 и 111...1, образующие младший разряд адресов блоков 4.

Для каждого значения адресов выполняется запись табличных значений во 45 все блоки 4. При этом на входе 12 установлен активный уровень, а на входы

14!...14п загрузки таблиц поступают табличные значения. Запись каждого табличного значения выполняется одновременно в L блоков 4gk(1 = 1...L, k = const) под управлением сигнала записи на соответствующем входе 131 .

После загрузки табличных значений по всем адресам блоков 4 устройство переводится в режим вычисления свертки. При этом блоки 4 переводятся в режим чтения с помощью соответствующего сигнала на входах 13, а счетчик 1 пе6 реключается (сигналом на входе 17 устройства) в режим счета по модулю I (где Š— длина строки обрабатываемого изображения) . Затем начинается . загрузка из внешнего устройства элементов изображения, формируемых с помощью построчной (телевизионной) развертки, Элементы изображения поступают íà вход

10. В течение М-1 циклов по I тактов каждой в блоки 2 „!...2 памяти вводятся М-l строк изображения, состоящих из I элементов.

С начала ввода элементов И-й строки в каждом такте на выходы регистров

М

3 ...3 поступают М элементов очередного столбца локального фрагмента изображения. На шинах 11 разрядных срезов формируются 1;разрядных срезов этого столбца, которые поступают на адресные входы соответствующих блоков

4, т.е. 1-й разрядный срез (1 = 1...

L) столбца элементов иэображения является адресом всех блоков 4 п 1-го блока разрядной свертки. Каждйй блок разрядной свертки объединяет блоки

4р, памяти таблиц (и -!...N), регистры 5 (n = !...N) и сумматоры 7gg, 2...N с одинаковыми индексами

1(1 = 1...1.) и является вычислительным конвейером для вычисления свертки по одному (1-му) разрядному срезу.

Одновременно с разрядными срезами очередного столбца фрагмента изобра- . жения подается сигнал обращения к па-. мяти на вход 12 устройства, по которому в каждой из N ступеней каждого .. из Е. блоков разрядной свертки выполняетея считывание иэ блоков 4 р cofl ответствующей адресу (т.е. разрядному срезу столбца фрагмента изображения) суммы весовых коэффициентов

Е (1,1Е где (j)e Я

О. fv„.-",Е 1 2 (Ш=1."М: э

° 1 в Ф4>.

По переднему фронту синхроимпульса на входе 1б устройства в регистры

5 записываются значения промежуточИ ных результатов:

Е(я) 1

6 Й 86,1-("1/2+ ) 1 б47585 где п 1.,„N — номер ступени вычислительного конвейера блоков разрядной свертки, либо с выхо- 5 дов блоков 4 g (для первых ступеней всех блоков разрядной:.. свертки), либо с выходов сумматоров 7gl<, 10

k = 2...N (для остальных ступеней) .

При этом значения промежуточных реЕ(МУ эультатов S < °,, поступающие на вхо1,3) Ф

15 ды регистра 5g . N-й ступени 1-го блоИ ка разрядной свертки, являются накопленными в течение N тактов взвешенными суммами весовых коэффициентов для

1-х разрядов элементов соответствующих И столбцов фрагмента изображения, т. е. являются результатамн свертки для 1-го .разрядного среза фрагмента изображения размером NyN с центром в элементе (i )) . 25

Значения промежуточных результатов с выходов N-х ступеней 1-х блоков разрядной свертки (т.е. с выходов соответствуннцих регистров 5gll } суммируют- 30 ся на многовходовом сумматоре 18 с учетом относительного сдвига результатов разрядной свертки по разрядной сетке: е(и) е

3S

Ч, (ч1

Для сохранения высокого быстродействия устройства в многовходовом сумматоре 18 может быть реализован кон- 40 вейерный режим работы сумматора 8, при этом запись значений промежуточ- : ных результатов в регистры 6 выполняется по переднему Фронту синхроимпульса на входе 16 устройства. На выходе 45

15 устройства в каждом такте работы устройства формируется результат свертки, который может быть воспринят внешним устройством также по переднему фронту синхроимпульeaе 50

Формула изобретения

Устройство цифровой двумерной свертки, содержащее L блоков памяти таблиц матрицы (L - разрядность обрабатываемых данных), многовходовый сумматор,. группу регистров данных, причем выход многовходового сумматора подключен к выходу устройства, о т л и— ч а ю щ е е с я тем, что, с целью расширения области применения за счет возможности применения для обработки аэрокосмических изображений, в него введены группа буферных блоков памяти, счетчик, элемент НЕ, Ь <(М-1) блоков памяти таблиц матрицы, (N — число столбцов матрицы весовых коэффициентов), матрица регистров, матрица сумматоров, причем вход режима работы устройства подключен к входу управле-.. ния коэффициентом пересчета счетчика, выход которого подключен к адресным входам буферных блоков памяти группы,. синхровход устройства подключен к

1 синхровходу счетчика, синхровоходам регистров данных группы, синхровходам регистров матрицы и через элемент НЕ к входам записи-чтения буферных блоков памяти группы, информационный вход устройства подключен к информационному входу первого регистра данных группы, выход ш-ro регистра дан-, ных группы подключен к информационному входу m-ro буферного блока памя ти группы, выход которого подключен к информационному входу (m+1) -го регистра данных группы, (m = 1...М-l, где И вЂ” число строк матрицы весовых коэффициентов), k-й разряд адресного входа 1п-го блока памяти таблиц мат-... рицы подключен к выходу 1-го разряда 1с-го регистра данных группы, (1 = 1...

L, k = 1...И, n = 1...N) вход управления обращением к памяти устройства подключен к входам выборки блоков па-, мяти таблиц матрицы, и-й вход управления записью устройства подключен к входам записи-чтения 1п-х блоков памяти таблиц матрицы, я-й вход загрузки таблиц устройства подключен к информационным входам 1п-х блоков памяти таблиц матрицы, выход 1 1-го блока памяти таблиц матрицы подключен к информационному входу 1 -1"го регистра матрицы, выход lj-ro сумматора матрицы подключен к информационному входу 1j-ro регистра матрицы, (j

= 2...11), выход (1, j-l)-ro регистра матрицы подключен к первому входу

1j-го сумматора матрицы, второй вход которого подключен к выходу lj-го блока памяти таблиц матрицы, выход

10-го регистра матрицы подключен к

1-му входу многовходового сумматора.

1647585

1647585! 647585

Составитель М.Силин

Редактор Н,Гунько Техред M.В дик Корректор Н. Король

Заказ !401 Тираж 420 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

333035, Москва, Ж-35, Раувская ыаб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 30!