Преобразователь кодов из системы остаточных классов в двоичный позиционный код

Преобразователь кодов из системы остаточных классов в двоичный позиционный код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел, закодированных в системе остаточных классов (СОК), в двоичную позиционную систему счисления. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается применением метода определения номера интервала числа, представленного в СОК. Преобразователь кодов из системы остаточных классов в двоичный позиционный код содержит группу входных регистров 5, группу дешифраторов 6, группу умножителей 7 унитарного кода на константу, группы элементов И 8,12 и 13, блок 9 элементов И, блок 10 элементов ИЛИ, сумматор 11, умножитель 14 на константу, распределитель 15 импульсов и дополнительный регистр 16 с соответствующими связями. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 M 7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4728051/24 (22) 29.06.89 (46) 07.05.91. бюл. ¹ 17 (72) H.È. Червяков, И.А, Васильев и H.Ï, Микула (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 813408, кл. Н 03 М 7/18, 1979.

Авторское свидетельство СССР

N 11224444779977, кл. Н 03 M 7/18, 1984. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ДВОИЧНЫЙ ПОЗИЦИОННЫЙ КОД (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел, закодированных в системе

„„5U„„1647909 А1 остаточных классов (СОК), в двоичную позиционную систему счисления. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается применением метода определения номера интервала числа. представленного в СОК.

Преобразователь кодов из системы остаточных классов в двоичный позиционный код содержит группу входных регистров 5, группу дешифраторов 6, группу умножителей 7 унитарного кода на константу, группы элементов И 8, 12 и 13, блок 9 элементов И. блок

10 элементов ИЛИ, сумматор 11, умножитель 14 на константу, распределитель 15 импульсов и дополнительный регистр 16 с соответствующими связями. 1 ил.

1647909

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел, закодированных в системе остаточных классов, в двоичную позиционную систему счисления.

Цель изобретения — сокращение аппаратурных затрат.

На чертеже представлена схема преобразователя кодов из системы остаточных классов в двоичный позиционный код, Преобразователь содержит с первого по четвертый тактовые входы 1-4 преобразователя соответственно, группу входных регистров 5, группу дешифрэтороа 6, группу умножителей 7 унитарного кода на константу, первую rpynny элементов И 8, блок 9 элементов И, блок 10 элементов ИЛИ, сумматор 11. вторую и третью группы элементов И 12 и 13 соответственно, умножитель

14»»а константу, распределитель 15 импульсов, дополнительный регистр 16, группу информационных входов 17 преобразователя и выход 18 преобразователя.

На тактовые входы 1-4 преобразователя подается последовательность из четырех непересекаюгцихся импульсов, При вкл»очении обратных связей сумматор 11 обеспечивает сложение чисел в двоичном коде по выбранному модулю, а при отключенной обратной связи — обычное сложение, т.е. сложа»»ие по одулю 2, где k — количество

k двоичных разрядов в представлении числа в позиционной системе счисления.

Распределитель 15 импульсов служит для замыкания или размыкания в нужный момент цепей обратных связей сумматора

11, в которые для этого вводится элемент И, пропускающий соответствующий внутренний перенос по цепи обратной связи сумматора при наличии сигнала с выхода распределителя импульсов, Блок 10 элементов ИЛИ пропускает на входы слагаемых многовхадового сумматора 11 либо значеHvI$I с выходов соответствующих умножителей 7 унитарного кода на константу, либо с выходов разрядов умножителя 14 на константу и блока 9 элементов И.

Умножители 7 унитарного кода производят умножение входного унитарного кода на константу IAi и преобразование полученного результата в двоичный код, Умножитель 14 на константу производит умножение на значение Р модуля, по которому определяется интервал, на котором находится число.

Пусть число А представлено своими остатками (a>, а2, ..., a ) по основаниям Р1, Pz,...,Рл, тогда число А можно представить:

А= Р 1д+ ai где 1д — номер интервала;

Pi — основание СОК. i = 1 и;

5 и — число оснований: и

0 ai

I =1

Номер интервала находится из выраже10

»» + +

4 =1 1 la.i ai 1р 1р, (2) где » Р,)

1а р! щ рФР4»

Ki )

20 »» 2 р

i р

»р(Р») —; р = —.

Р

Р»

Преобразователь работает следующим

25 образом.

Сигнал с входа 1 поступает на вход запуска распределителя 15 импульсов и считывает информацию, представленную остатками по основаниям системы остаточ30 ных классов, с регистров 5 группы. Считанная с . регистров 5 информация дешифрируется по каждому основанию на дешифраторах 6 группы и поступает на входы умножителей 7 унитарного кода íà кон35 станту группы, с выходов которых значения в двоичном коде поступают через блок 10 элементов ИЛИ на соответствующие входы сумматора 11, который выполняет суммирование по модулю P>. Pz ... P»» > и формиру40 ет значение номера интервала. По сигналу с входа 2 полученное произведение поступает через элементы И 12 группы на информационный вход умножителя 14, который умножает значение номера интервала на

5 значение выбранного модуля. По сигналу с входа 3 произведение с выхода умножителя

14 на константу и значение остатка по наибольшему модулю с выхода дополнительного регистра 16 через группу элементов И 8 и

50 блок 9 элементов И соответственно поступают на входы блока 10 элементов ИЛИ. С его выходов значения поступают на входы слагаемых сумматора 11, который выполняет суммирование позиционных кодов, так

55 как обратные связи в нем отключены распределителем 15 импульсов, который заблокирован сигналом с входа 3 преобразователя. По сигналу с входа 4 по1647909 лученное число А через группу элементов И

13 поступает на выход 18 преобразователя.

Составитель А,Клюев

Техред M.Ìîðãåíòàë

Корректор И.Муска

Редактор Н.Яцола

Заказ 1415 Тираж 466 Подписное

9НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101

Формула изобретения

Преобразователь кодов иэ системы остаточных классов В двоичный позиционный код, содержащий группу входных регистров, группу дешифраторов, группу умножителей унитарного кода на константу, сумматор и умножитель на константу, причем информационные входы группы преобразователя соединены с информационными входами соответствующих входных регистров группы, выходы которых соединены с входами соответствующих дешифраторов группы, выходы которых соединены с входами соответствующих умножителей унитарного кода на константу группы, первый тактовый вход преобразователя соединен с входами разрешения выдачи входных регистров группы, отличающийся тем, что, с целью сокращения аппаратурных затрат, он содержит с первой по третью группы элементов И, блок элементов И, блок элементов ИЛИ, распределитель импульсов и дополнительный регистр, причем выходы умножителей унитарного кода на константу группы соединены с соответствующими входами первой группы блока элементов

ИЛИ. выходы группы которого соединены с входами соответствующих слЪгаемых сумматора, выходы разрядов выхода которого соединены с первыми входами соответствующих элементов И второй и третьей групп, выходы элементов И второй группы соединены с входами разрядов информационного входа умножителя на константу, 5 выходы разрядов выхода которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых и выход блока элементов И соединены соответственно с входами разрядов первого

10 и с вторым входами второй группы блока элементов ИЛИ, выход старшего входного регистра группы соединен с информационным входом дополнительного регистра, выход которого соединен с первым входом

15 блока элементов И, выходы элементов И третьей группы являются выходами разрядов выхода преобразователя, выход распределителя импульсов соединен с входом . задания режима сумматора, первый и вто20 рой тактовые входы преобразователя соединены соответственно с входом запуска распределителя импульсов и с вторыми входами элементов И второй группы, третий тактовый вход преобразователя соединен с

25 входом разрешения выдачи умножителя на константу, с входом блокировки распределителя импульсов, с вторыми входами элементов И первой группы, с вторым входом блока элементов И и с входом разрешения

30 выдачи дополнительного регистра, четвертый тактовый вход преобразователя соединен с вторыми входами элементов И третьей группы.