1649506 - Программируемый управляющий модуль

Программируемый управляющий модуль

Иллюстрации

Показать все

Реферат

Изобретение относится к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых системах АСУ ТП, системах станков с ЧПУ, использующих программный принцип управления, построенных по модульному принципу и допускающих наращивание структуры при расширении числа выполняемых функций. Цель изобретения - повышение надежности модуля. Поставленная цель достигается тем, что в программируемый модуль, содержащий блок памяти, регистры адреса и микроопераций, мультиплексоры адреса и логических условии, дешифратор признака, триггер пуска, первый и второй элементы ИЛИ, первый, второй и третий элементы И и первый магистральный элемент, дополнительно введены регистр идентификации, дешифраторы передачи управления и идентификации , шифратор, блок сравнения, коммутатор , второй магистральный элемент и третий элемент ИЛИ. Введение новых элементов позволяет осуществлять обмен адресами, анализировать состояние других модулей, включенных в систему , сократить объем управляющей памяти . 4 ил., 1 табл. (Я о Јь СО У1

А1

„SU«, 164

СОЮЗ СОВЕТСНИХ

СОфМЛИСТИЧЕСНИХ

РЕСПУБЛИК рр 4 05 В 19/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ fHHT СССР

1 (21 ) 4638656/24 (22) 17.01,89 (46) 15.05.91. Бюп, Р 18 (72) В.С. Харченко, Г.Н. Тимонькин, П.К. Марков, О.Г. Валов, В.П. Улитенко, С.Н. Ткаченко и Б.О. Сперанский (53) 621.503.55(088.8) (56) Авторское свидетельство СССР

Ф 834669, кл. G 05 В 19/18, 1981.

Авторское свидетельство СССР

Р 1149221, кл. G 05 В 19/18, 1985.

Авторское свидетельство СССР по заявке В 4370638/24, кл. G 05 В 19/08, 1988. (54) ПРОГРАММИРУЕМЫЙ УПРАВЛЯЮЩИЙ

МОДУЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых системах АСУ ТП, системах станков с ЧПУ, использующих проИзобретение относится к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых системах АСУ ТП (системах управления сложными взаимодействующими технологическими объектами, системах станков с ИПУ и др,), использующих программный принцип управления, построенных по модульному принципу и допускающих наращивание атрук2 .граммный принцип управления, построенных по модульному принципу и допускающих наращивание структуры при расширении числа выполняемых функций. Цель изобретения вЂ” повышение надежности модуля. Поставленная цель достигается тем, что в программируемый модуль, содержащий блок памяти, регистры адреса и микроопераций, мультиплексоры адреса и логических условий, дешифратор признака, триггер пуска, первый и второй элементы ИЛИ, первый, второй и третий элементы И и первый магистральный элемент, дополнительно введены регистр идентификации, дешифраторы передачи управления и идентификации, шифратор, блок сравнения, коммутатор, второй магистральный элемент и третий элемент ИЛИ. Введение новых элементов позволяет осуществлять об-. мен адресами, анализировать состояние других модулей, включенных в систему, сократить объем управляющей памяти. 4 ил., 1 табл. туры при расширении числа выполняемых функций.

Цель изобретения вЂ” повышение на- Ъ пежности функционирования модуля.

На фиг. 1 вЂ” функциональная схема ааааа программируемого управляющего модуля на фиг, 2 вЂ” функциональная схема .системы на модульной основе; на фиг. 3временная диаграмма работы двух модулей распределенной системы; на фиг,4

1649506 оТ которых данный модуль может получить АКУ), В таком исходном состоянии . предлагаемая система (фиг . 2) находится до поступления сигнала "Пуск" на вход 29 пуска хотя бы одного модуля системы.

Каждый модуль может работать в следующих реянлмах: режим ожидания кода очередной МП; режим управления; режим передачи управления; режим ожидания

АКу; режим идентификации адреса.

Йсходное состояние модуля равнозначно его состоянию в режиме ожидания АКУ.

Переход модуля в режим ожидания кода ИП из исходного состояния осуществляется по сигналу "Пуск", поступающему с входа пуска 29 через первый элемент ИЛИ 14 на установочный вход триггера 13 пуска. Единичный сигнал с прямого выхода триггера 13 пуска открывает первый 17 и второй 18 элементы И, разрешая прохождение тактовых импульсов соответственно с первого 38.1 и второго 38.2 выходов генераторов 38 к входам элементов модуля.

Если к моменту появления на синхровходе регистра 2 адреса рассматриваемого модуля заднего фронта первого тактового импульса (8, ) с выхода.перопераций еще не появилось, то в регистр 2 адреса переписывается нулевой адрес и из блока памяти 1 снова считыфронту тактового импульса с выхода второго элемента И 18 регистр 3 микроопераций состояния не изменяет. С перпо-прежнему считывается единичный сигнал ожидания кода очередной МП, Таким образом, .модуль сколь угодно долго. ожидает код МП на своем вхоПо появлении кода МП на входе 28 этот код через мультиплексор 5 адреса записывается по заднему фронту 9 в

S регистр 2 адреса и модуль переходит в режим управления. По заднему фронту тактового импульса о с выхода второго элемента И 18 в регистр 3 микроопераций записывается микрооперационвЂ” ный код первой MK. Кроме того, едияичный сигнал на выходе 36 состояния исчезает, что является признаком того, что модуль находится в режиме упблок-схема алгоритма функционирования модуля.

Модуль содержит блок 1 иамяти, регистр 2 адреса, регистр 3 микроопераций, регистр 4 идентификации, мультиплексор 5 адреса, мультиплексор 6 логических условий, дешифратор 7 признака, дешифратор 8 передачи управления, дешифратор 9 идентификации, 10 шифратор 10, блок 11 сравнения, коммутатор 12, триггер 13 пуска, первый

14, второй 15 и третий 16 элементы

ИЛИ, первый 17, второй 18, третий 19 элементы И, первый 20 и второй 21 ма- !5 гистральные элементы, информационные входы 22 первого 20 магистрального элемента, информационные входы 23 второго 21 магистрального элемента, вход

24 ответа на запрос, входы 25 пере- . 9 дачи управления, входы 26 идентификации, входы 27 логических условий,. входы 28 кода операции, вход 29 пуска, первый 30 и второй 31 входы синхронизации, входы-выходы 32 шины данных, 25 выходы 33 передачи управления, выходы 34 идентификации, выходы 35 микроопераций, выход 35.1 "Конец работы™, выход 36 ожидания и выход 37 запроса.

На фиг. 2 представлена система, построенная на основе программируемых управляющих модулей (INN), содержащая вого элемента И 17 на входе 28 кода генератор 38 и определитель 39 приоритетов.

Модуль работает следующим образом.

В исходном состоянии генератор 38 вает« МК типа А. 1ак как в ее поле вырабатывает на своих выходах после- 3<<»с нулевой код, то по заднему довательности сдвинутых относительно друг друга тактовых импульсов, все модули находятся в состоянии ожидания !0 кода МП нли АКУ. вого выхода дешифратора 7 признака

Все элементы памяти установлены в

0". Из блока памяти считывается содержимое нулевой ячейки (с нулевым адресом). В соответствии с таблицей это МК типа A. В ее поле 1.1 записан код, который декодируется дешифратором 7 признака как сигнал ожидания кода очередной МП, Этот единичный сиг- . нал поступает на второй управляющий вход мультиплексора 5 адреса, который согласно описанному алгоритму работы пропускает на .информационный вход регистра 2 адреса код операции с входа

28 модуля. Кроме того, единичный сигнал с первого выхода дешифратора 7 поступает на выход 36 состояния модуля

<т,е. на один из разрядов входов логических условий всех модулей системы, 30

5 164950 равления, в режиме передачи АКУ или в режиме идентификации, IIo заднему фронту очередного тактового импульса с выхода первого элемен5 та И 17 в регистр 2 адреса с выхода мультиплексора 5 адреса записывается адрес очередной MK. Этот адрес поступает на второй информационный вход мультиплексора 5 адреса со старших разрядов выхода 15 поля адреса блока

1 памяти (немодифицируемая часть) и выхода коммутатора. 12 (модифицируемая часть). В данном режиме из блока 1 памяти считывается либо линей- 15 ные МК, либо MK ветвления. В линейных МК значения младшего разряда адреса очередной MK в МП определяется значением младшего разряда поля 1.5 адреса блока 1 памяти. В поле 1.2 логических условий в линейных МК записан нулевой код. По этому коду мультиплексор 6 логических условий пропускает на выход значение сигнала с младшего выхода поля 1.5 блока памяти

1. В MK ветвления в поле 1.2 записан код логического условия, значение которого анализируется при формировании адреса очередной,MK. По этому ходу мультиплексор 6 логических условий пропускает с входа 27 модуля на выход значение нужного логического условия, Так как в режиме управления на втором выходе дешифратора 7 признака единичный сигнал не появляется, то на первом управляющем выходе коммутатора 12 всегда имеется нулевой сигнал, Таким образом, в режиме управления младший разряд адреса очередной МК полностью опРеделяется значением сигнала на вы- 40 ходе мультиплексора 6 логических ус-. ловий, IIo записанному в регистр 2 адресу из блока памяти 1 считывается очередная линейная MK или MK ветвления.

Аналогичным образом модуль реализу- 45 ет в требуемой последовательности все основные MK.

Из режима управления модуль может перейти в любой другой режим.

1 50

При переходе в режим ожидания- кода очередной МП в полях 1.2 кода логических условий и 1.5 адреса формата последней МК, выполнявшейся МП, записываются нулевые коды и в следующем такте из блока памяти 1 считывается нулевая MK (MK типа А), т,е. модуль переходит в уже описанное ранее состояние ожидания кода очередной МП.

6 6

При необходимости получения информации от другого модуля системы, т,е. перехода в режим ожидания АКУ, или же окончание работы модуля в поле 1,1 формата последней MK выполнявшейся

МП, записывается код, по которому дешифратор 7 формирует на своем четвертом выходе сигнал микрооперации конца работы. В полях 1,2 кода логических условий и 1.5 адреса формата МК (MK типа F), записаны нулевые коды.

Единичный сигнал микрооперации конца работы по заднему фронту очередного тактового импульса (1. ) записывается в регистр 3 ° Затем с соответствующего выхода 35. 1 регистра 3 сигнал микрооперации конца работы обнуляет триггер 13 пуска и регистр 2 адреса, При этом единичный сигнал с первого выхода поля 1.1 блока памяти 1 обнуляет регистр 3 и соответственно сигнал микрооперации конца работы на его выходе

35.1. Модуль находится в описанном выше состоянии.

При необходимости передать информацию другому модулю системы рассматриваемый модуль из режима управления переходит в режим идентификации.

По заднему фронту очередного тактового импульса 2, с выхода элемента

И 17 (фиг . 3) в регистр 2 адреса записывается адрес МК типа Н, Это МК проверки готовности системы к идентификации N-м модулем Ь-го, На третьем выходе дешифратора 7 признака формируется сигнал запроса состояния шины передачи АКУ, Этот сигнал поступает на соответствующий N-й вход определителя 39 приоритета. Если в этом такте работы системы в определитель 39 сигналов запросов от других модулей системы не поступало, то согласно описанному алгоритму работы, определитель 39 формирует на N-м выходе сигнал разрешения пользования общей шиной 32 для идентификации в следующем такте работы системы. В противном случае такой сигнал формируется на, другом выходе определителя 39, который соединен уже с входом 24 ответа на запрос другого, более приоритетного модуля системы. При нулевом сигнале ответа на запрос на входе 24 N-го модуля третий элемент И 19 формирует единичный сигнал, который поступает на управляющий вход мультиплексора 6 логических условий. По этому сигналу на выходе мультиплексора 6 формирует1649506 ся нулевой сигнал, Таким образом, по очередному импульсу ь, в регистр 2

Л адреса записывается адрес ИК типа Н.

Регистр 3 при считывании MK типа Н обнуляется единичным сигналом с первого выхода поля 1. 1 признака блока памяти, Как только на вход 24 N-ro модуля поступает единичный разрешающий сигнал из определителя 39 приоритета, 10 на входе 27 мультиплексора б логических условий единичный сигнал исчезает и на его выходе появляется единичный сигнал с выхода младшего разряда выхода поля 1,5 адреса блока 1 памяти.

По очередному импульса < с первого выхода 38. 1 генератора 38 в регистр

2 адреса N-го модуля записывается адрес MK типа D. Единичный сигнал с пятого выхода дешифратора 7 признака по-gp ступает на управляющие входы дешифратора 9 и регистра 4 идентификации, с выхода поля 1.2 кода логических условий блока 1 памяти считывается:позиционный код L-ro модуля, который 25 декодируется дешифратором 9 идентификации, 11о унитарному коду на выходе

34 N-го модуля на соответствующем разряде входа 26 идентификации L-ro модуля появляется единичный сигнал иден-30 тификации. Этот сигнал через элемент

ИЛИ 16 открывает второй магистральный элемент 21, который пропускает на шину 32 адресный код с L-го модуля с выхода РегистРа 2 адРеса. По очередно-35 му тактовому импульсу с выхода

Х второго элемента И 18 в регистр 4

N-го модуля записывается адресный код

Ь-ro ПУИ, Код адреса с выхода регистра

4 идентификации поступает на вход 40 блок 11 сравнения и сравнивается с кодом эталона, поступающим с выходов по.лей 1,3 микрооперации и 1.4 эталонов, Унитарный код с выхода блока 11 сравнения поступает на вход шифратора 10, 45 в котором преобразуется из унитарного в позиционный код адреса. Этот код с выхода шифратора 10 поступает на первый информационный вход коммутатора

12, на первом управляющем входе кото- 50 рого присутствует нулевой сигнал с второго выхода дешифратора 7 признака. Нулевой сигнал с второго выхода дешифратора 7 признака поступает также на второй упра я ц"й вход ком у- 55 татора 12. Таким образом, адрес очередной МК полностью определяется кодом, поступающим с выхода младших разрядов поля 1.5 адреса блока 1 памяти на второй информационный вход коммутатора 12, и сигналом, поступающим с выхода мультиплексора 6 логических условий, На адресный вход мультиплексора 6 логических условий поступает код 11-ro модуля. По этому коду мультиплексор 6 пропускает с входа 27 на свой выход. значение состояния L-ro модуля. Таким образом, появляется возможность перехода к Различным MK идентификации в зависимости от состояния

L-ro модуля.

По заднему фронту импульса кроме того, с выхода второго элемента

И 18 в регистр 3 микроопераций записывается микрооперационный код. По заднему фронту очередного тактового импульса, с выхода элемента И 17

Л в регистр 2 адреса записывается адрес

МК типа G, Это MK идентификации адреса L-ro ПУИа, Код эталона с выходов поля 1.3 микроопераций и поля 1.4 эталона блока 1 памяти поступает на .группу вхоЯов эталона блока 11 сравнения, на вход идентификации блока 11 сравненйя поступает код адреса с выхода регистра 4. Влок сравнения формирует на своем выходе унитарный код, который соответствует тому входу, из группы входов эталонов, с которым совпал код адреса с выхода регистра 4 идентификации. В случае, если ни один из кодов не совпал с кодом адреса, блок 11 сравнения формирует нулевой сигнал.

Унитарный код с выхода блока 11 сравнения преобразуется в шифраторе 10 в позиционный и поступает на первый информационный вход коммутатора 12.

На втором выходе дешифратора 7 признака формируется единичный сигнал. Этот сигнал поступает на первый прямой управляющий вход коммутатора 12 и разрешает прохождение через него кода с выхода шифратора 10. Код с выхода коммутатора 10 поступает на группу мпадших разрядов третьего входа мультиплексора

5 адреса и полностью определяет адрес очередной ИК. Таким образом, устанавливается, в каком состоянии из всех возможных находится L-й модуль.

Единичным сигналом с первого выхода поля 1,1 признака блока 1 памяти регистр 3 микроопераций устанавливается в нулевое состояние.

После того, как N-й модуль идентифицировал состояние L-ro модуля, N-й модуль может переходить в режим

164950 передачи информации. По заднему фронту очередного тактового импульса ;, в регистр 2 адреса записывается адрес МК типа С. Это MK готовности системы k передаче от N-го модуля L-uy.

АКУ. На третьем выходе дешифратора 7 формируется единичный сигнал запроса состояния шины передачи АКУ. Этот сигнал поступает на соответствующий N-й вход определителя 39 приоритета. Если в этом такте работы системы в определитель 39 сигналов запросов от других модулей системы не поступило, то согласно описанному алгоритму работы оп- 15 ределитель 39 формирует на своем N-м выходе сигнал разрешения пользования общей шиной 32 в следующем такте работы системы. В противном случае такой сигнал формируется на другом выходе определителя 39, который соединен с входом 24 ответа на запрос другого, более приоритетного модуля системы.

При нулевом сигнале ответа на запрос на выходе 24 N-ro модуля третий эле- 25 мент И 19 формирует единичный сигнал, который поступает на управляющий вход мультиплексора 6 логических условий.

IIo этому сигналу мультиплексора 6 формирует на своем выходе нулевои 30 сигнал и по очередному импульсу g, в регистр 2 запишется адрес самой МК тил па С.,Регистр 3 микроопераций при считывании МК типа D обнуляется единичным сигналом с первого выхода поля 1.1 признака блока 1 памяти, Как только на вход 24 N-го модуля поступает единичный разрешающий сигнал из определителя 39 приоритета,. на управляющем входе мультиплексора 6 единич- 4р ный сигнал исчезает и на его выходе появляется значение ЛУ с выхода 36 состояния L-ro модуля. Если сигнал этого ЛУ нулевой, т.е. L-й модуль не готов к приему АКУ, то в следующем такте работы из N-ro модуля снова считывается та же самая МК типа С.

Как только на входе 24 N-ro модуля появляется единичный сигнал, а значение ЛУ с выхода 36 состояния L-го модуля на входе ЛУ N-ro ПУМ станет единичным (Ь-й ПУМ находится в состоянии ожидания АКУ), значение младшего разряда очередной MK c N-м модуле также станет единичным. IIo очередному им- .. пульсу 8, с первого выхода 38.1 ге> 5 нератора 38 в регистр 2 адреса N-го модуля записывается адрес MK типа Е.

Единичный сигнал с шестого выхода де6, I0 шифратора 7 признака открывает магистральный элемент 21 и поступает на управляющий вход дешифратора 8 передачи управления. При этом на информационном входе регистра 2 адреса формируется адрес первой MK МП идентификации адреса L-го модуля (МК типа D, G), с выхода поля 1.2 кода ЛУ блока 1 памяти считывается позиционный код

L-го модуля, а с выхода 1.3 микроопераций в шину 32 поступает АКУ. По позиционному коду на выходе дешифратора 8 L-го модуля на соответствующем разряде входа 25 сигналов передачи управления Ь-го модуля появляется единичный сигнал передачи управления.

Этот сигнал через элемент ИЛИ 15 поступает на мультиплексор 5 адреса, который согласно описанному алгоритму пропускает на вход регистра 2 адреса

АКУ с шины 32, Кроме того, сигнал передачи управления через элемент

ИЛИ 14 устанавливает в единичное состояние триггер 13 пуска L-го модуля °

Очередной тактовый импульс 8 с второго выхода 38.2 генератора 38 проходит через элемент И 18 на вход синхронизации регистра 3 микроопераций. Запись в регистр 3 микроопераций запрещена сигналом с первого выхода поля

1.1 признака блока памяти 1. По очередному тактовому импульсу с выхо4 да 38.1 генератора 38 в регистр 2 L-ro модуля записывается АКУ, а в регистр

2 адреса N-го модуля вЂ” первая MK идентификации (HK типа Н). N-й модуль, используя МП идентификации, проверяет, код адреса L-ro модуля ° Если код адрее

ea L-го модуля не совпал с кодами эталона,то N-й модуль переходит к аварийной MII целью выполнения которой может быть остановка и повторный запуск L-го модуля, перевод всей системы в режим поиска отказа и т.п.

Для обеспечения живучести системы наиоолее важные МП Ь-го модуля, от реализации которых зависит раоота других модулей, резервируются в определенных модулях. Тогда аварийная МК может являться первой MK специальной

KI передачи нужного АКУ модуля, в котором зарезервирована нужная МП, Технические преимущества программируемого управляющего модуля: расширение области применения путем обеспечения возможности обмена адресами и анализа состояния других модулей системы; сокращение объема управляющей памяти

164950 и повышения на этой основе надежности л системы.

Формула из обр ет ения.

Программируемый управляющий модуль, содержащий блок памяти, регистры адреса и микроопераций, мультиплексоры адреса и логических условий, дешифратор признака, триггер пуска, первый и второй элементы ИПИ, первый, второй и третий элементы И и первый магистральный элемент, информационные выхоCoBgHHeHbl C lHHHoH данных вход пуска модуля является первым входом первого элемента ИЛИ, выход которого соединен с входом установки триггера пуска, выход которого соединен с первыми входами первого и второ- 2р

ro элементов И, вторые входы которых являются соответственно первым и вторым входами синхронизации модуля, а выходы соединены соответственно с входами записи регистров микроопераций и 25 адреса, выходы которого соединены с адресными входами блока памяти, выходы поля признака которого соединены с входами дешифратора признака, первый выход которого является выходом gp ожидания модуля и соединен с вторым адресным входом мультиплексора адреса, выходы которого соединены с информационными входами регистра адреса, а первая и вторая группы информационных входов соединены соответственно с входами хода операций и шиной данных, выход старшего разряда rpуппы выходов поля признака блока памяти соединен с входом сброса регистра мик- 4О роопераций, выходы которого являются выходами микроопераций модуля, а выход "Конец работы" соединен с входами сброса триггера пуска и регистра ,.адреса, третий выход дешифратора приз- 45 нака является выходом запроса и соединен с первым входом третьего элемента И, второй инверсный вход которого является входом ответа на запрос, а выход соединен с инверсным входом раз- gp решения мультиплексора логических условий, четвертый выход дешифратора признака соединен с выходом младшего разряда группы информационных входов регистра микроопераций и первого магистрального элемента, шестой выход дешифратора признака является управляющим входом первого магистрального элемента, выходы поля логических ус12

6 овий блока памяти соединены с адресными входами мультиплексора логических условий, выходы кода микроопераций соединены с входами старших разрядов группы информационных входов регистра микроопераций и первого магистрального элемента, младший разряд поля адреса и входы логических условий мультиплексора логических условий являются информационными входами мультиплексора логических условий, выходы старших разрядов группы выходов поля адреса блока памяти соединены с входами старших разрядов третьей группы информационных входов мультиплексора адреса, входы передачи управления модуля являются входами второго элемента

ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и первым адресным входом мультиплексора адреса, отличающийся тем, что, с целью повышения йадежности функционирования модуля, в него дополнительно введены регистр идентификации, дешифраторы ередачи управления и идентификации, шифратор, блок сравнения, коммутатор, второй магистральный элемент и третий элемент ИЛИ, входы которого являются входами идентификации, а выход соединен с входом управления второго магистрального элемента, выходы которого соединены с шиной данных, входы-выходы которой являются информационными входами-выходами модуля, выходы кода логических условий блока памяти соединены с информационными входами дешифратора передачи управления и идентификации, выходы которых являются соответственно выходами передачи управления и идентификации модуля, четвертый выход дешифратора признака, выходы кода микроопераций и кода эталонов блока памяти. являются первой группой входов блока сравнения, выходы которого соединены с входами шифратора, выходы которого соединены с первой группой информационных входов коммутатора, выходы которого соединены с входами младших разрядов третьей группы информационных входов мультиплексора адреса, выход мультиплексора логических условий и выходы младших разрядов группы вЫходов поля адреса блока памяти являются второй группой ин-формационных входов коммутатора, второй выход дешифратора признака еоединен с первым и вторым инверсными входами управления коммутатора, пятый

13 1649506

jul выход дешифратора признака соединен ка со цинен с входом разрешения дешифс входами разрешения дешифратора иден- ратора передачи управления, выход втотификации и регистра идентификации, вы- рого элемента И соединен с входом заходы которого соединены с второй груп- 1 писи регистра идентификации, выходы пой входов блока сравнения, информа- : регистра адреса соединены с информационные входы соединены с шиной дан- цнонными входами второго магистральных, шестой выход дешнфратора призна- ного элемента.

Выполняемая функция

МК

1 0...00 О.. .00

0...00 0...00

0...00

Нулевой

0...00

Код МО

Младший разряд обязательно нулевой ...00 .

3 Выход 0...0

36 L-го

ПУМ

0...00

Адрес самой МК типа С ...00

5 Код ЛУ О...О .выхода 36

N-го. ПУМ

0...00 Адрес МК типа С

° Код ЛУ АКУ выхода 36

0...00

Е Передача АКУ L-му

ПУМ, ьлокируется СЗ, открывается элемент 20

4 0...00

0...0

Код эталона

О. 00

3 О... 00 0.00

Младший разряд обязательно нулевой

0...00

Адрес МК типа D на

1 больший ИК

МК типа Н

А Охидание кода очередной МП

В Обычная МК МП (в линейной МК поле 1.2 свободно)

С Посылка запроса в определитель 39 приоритета и проверка разрешающего сигнала из него, проверка состояния L-го ПУМ (которому нушно передать АКУ)

Д Запись в G4 кода состояния Н-го ПУМ, открывается магистральный элемент 21

F Последняя МК в МП, переход в резим свидания АКУ

С Идентификация кода адреса Ь-го ПУМ блокируется СЗ

Н Посылка запроса в определитель 39 и проверка разрешающего сигнала из него

Адрес MK Выход Поля блока 1 памяти

121314.15

Адрес, на

1 больший адреса MK типа Н ...01

Адрес, на 6

1 больший адреса МК типа ...01

1649506 2б

l64950b

1649506

381

M.2 а

7.1

7.4

7.5

7.7

Б ф

1У б

Х1

1б

7.1

1-И ТИ urudaem код вцереднай ИП(Считыбаетсв Петипа А)

ПУи ожидает А/ГУ

8 1-м ПМ Сцитьдаетси ИК типа В а 1- и ПЧИ вЂ” i- типа Н(0Ш занята)

3 f-и ПЧМ вЂ” <-типа Н(0Шсдооодна)

61-м ПУК- -типаП запись кода адреса дйбЧ

В1-м ПУК-ir-muna 9(сраднеиие кода адреса сзталонами йПУП «munoC(tttC tlt tttt I

8 1- и ltlltt « вЂ” тыла е, Еа «-и пуи л/Гу лпилат )

Et-й tt«ttt- -тилаГ

Фиг. 5

1649506

Нажмо стамдка искооного согюаонию

em аступил

А/ГУ

ы аерса наг тральный ллем. 1 передачао Ой

ЛгпиСЬ лооа

Запись АКУ

Считы ание очередной ИИВпП

Да герда

Ал У?

Нет . Конец КП

Передача Аку

Нрт с0ободна

Да йет

7 аАтти

Да

Запигь ЕРВ. аллода адреса L-го йу

Да

Составитель О. Фомичев

Техред Л,Сердккова Корректор М. Самоорская

Редактор Л. Пчолинская

Заказ 1521 Тираж 492 Подписное

ВНИИПИ Государственного комитета по изобретениям и.открытиям при ГКНТ СССР l 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 агап игн иден и ипщии

Да сд4одна

eu,l-й Щй нет авид.gem а огтуt

Сигнал енлиуи ии.

Hem

Нет рости Нет сигнал пугк ?

Вткры ается нагисгпральнь!й юенент Ю,лщедача

ЮИ/ юда адреса

em апрос дентифинаци

l-Ю юг

Да оа нение кода адреса E-го лю1г апалонаии ифор нироВание адреса оч eонойпт

Программируемый управляющий модуль

Патент 1649506