Сигнатурный анализатор

Сигнатурный анализатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и диагностики неисправностей. Цель изобретения - повышение достоверности контроля . Анализатор содержит блок индикации , формирователь сигнатур, йормирователь управляющих сигналов и блок фиксации ложных срабатываний, позволяющий выявлять вид и момент появления помехового сигнала, возникающего в исследуемой последовательности. Особенно это существенно для схем с микропроцессорными элементами, в которых сбойные ситуации могут возникать при выполнении набора некоторых команд на определенном временном интервале. 3 иЛо СЛ

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.SU„„1649543 . А1 (S1)S С 06 F 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ тельной технике и может быть использовано в устройствах контроля и диагностики неисправностей. Цель изобретения — повышение достоверности контроля. Анализатор содержит блок индикации, формирователь сигнатур, формирователь управляющих сигналов и блок фиксации ложных срабатываний, позволяющий выявлять вид и момент появления помехового сигнала, возникающего в исследуемой последовательности.

Особенно это.существенно для схем с микропроцессорными элементами, в которых сбойные ситуации могут возникать при выполнении набора некоторых команд на определенном временном а интервале. 3 ил. (21) 4407882/24 (22) 11. 01.88 (46) 15 ° 05.91. Бюл. V - 18 (71) Специальное проектно-конструкторское и технологическое бюро реле и автоматики (72) А.П.Вишняков, Ю,П. Давиденко, И.Э.Решетняк, tI.Ï.Aíòîùåíêî, В.В.Перепелица и Д.И. Павлив (53) 681. 3 (088.8) (56) Электроника, 1977, N - 5, с. 2333.

Авторское свидетельство СССР

Р 1287162, кл. С 06 F 11/00, 1985. (54) СИГНАТУРНЫИ АНАЛИЗАТОР (57) Изобретение относится к вычислиt элемент И 12, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ-НЕ 13, триггер 14, элемент

2И-ИЛИ 15, элемент HF.-ИЛИ 16, элемент 1? задержки, элемент НЕ 18, элемент И-НЕ 19, триггер 20, элементы ©

И-НЕ 21 и 22, элемент 2И-ИЛИ-НЕ 23, счетчик 24 и регистр 25. Кроме того, анализатор имеет информационный вход 26, входы 27-30 задания кода помехи, синхровход 31 и вход 32 пуска-останова.

На диаграмме с обозначены временные последовательности сигналов: k— на синхровходе 31 сигнатурного анализатора; о — на выходе элемента 17 задержки; 5 - на информационном входе 26, 2 - на входе 28; ф - на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 13; 6 на выходе 2И-ИЛИ 15; )k — на инверсИзобретение относится-к вычислительной технике и может быть использовано в устройствах контроля и диагностики неисправностей.

Цель изобретения — повышение достоверности контроля путем идентификации вида помехи.

На фиг. 1 и 2 представлена функциональная схема сигнатурного анализатора; на фиг. 3 — временные диаграммы его работы.

Сигнатурный анализатор содержит блок 1 индикации, формирователь 2 сигнатур, формирователь 3 управляющих сигналов и блок 4 фиксации ложных срабатываний, включающий в себя элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элемент

И 6, триггеры 7 и 8, элементы НЕ 9 и 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, 1649543

20 иом выходе триггера 14; й- - на выходе элемента 2И-ИПИ-НЕ 233 K - на входе

27 Л вЂ” на входе 30; М - на входе 29.

Сигнатурный анализатор работает следующим образом.

На входы 27-30 задаются в соответствии с таблицей уровни.логичес.— кого нуля (низкий) или логической единицы (высокий) для выделения поме- 10 хн в исследуемом сигнале, который подается на вход 26,,Запись данных входа 26 для свертки s сигнатуру ведется по переднему фронту импульсов с синхровхода 31 в формирователь 2 сигнатур.

В случае высокого уровня на входе

29 и высокого уровня на входе 28, а также в случае низкого уровня на входе 28 и входе 29 помехи типа 3, 4, 7, 8 (см.таблицу) формирователем.

2 сигнатур не фиксируются, а в любом другом случае формирователь 2 зафиксирует указанные помехи в виде отличной от эталонной сигнатуры. В регист- 25 ре 25 записывается номер так а,.в котором произошла первая заданная в соответствии.с таблицей помека.

Это происходит следующим образом.

На вход счетчика 24 поступает сигнал с входа 32. В случае низкого уровня на указанном входе счетчик обнуляется и находится в таком состоянии, пока на входе 32 не появится высокий уровень, который соответствует интер.валу измерения. В этом случае счет. чик 24 подсчитывает количество импульсов с синхровхода 31 и эти данные поступают на группу информационных входов регистра 25..В случае возникновения помехи, соответству ющей заданной, на входах 27-30 и на выходе элемента 2И-ИЛИ 23 формируется перепад из высокого уровня в низкий, по которому в регистр 25 записывается состояние счетчика 24, соответству5 ющее номеру такта, в котором произошла помеха.

При появлений сигнала низкого уровня на входе 32 интервал измерения заканчивается и регистр 25 переходит 50 в режим выдачи. информации, т.е. номера такта, в котором произошла помеха, код которой задан в соответствии с таблицей.

При фиксации помех вида 1, 2, 5,. >5

6 (см.таблицу) срабатывает триггер 14 на инверсном вйходе которого в исходном состоянии - низкий уровень. После срабатывания триггера 14 сигнал логической единицы с инверсного выхода поступает на вход элемента

2И-ИЛИ-НЕ 23, на входах которого присутствует также сигнал логической единицы с выхода элемента НЕ 18.

При поступлении. импульса с синхровхода 31 на выходе элемента 2И-ИЛИ-НЕ

23 формируется импульс, который записывается в регистр 25 данный номер такта с выхода счетчика 24.

Например, если задан первый вид помехи .(см.таблицу), то на информационный вход (D) триггера 14 сигнал логического нуля поступает с выхода элемента ИСКЮЧА10ЩЕЕ ИЛИ-НЕ 13, поскольку на входах последнего присутствуют сигнал логической единицы с входа 28 и сигнал логического нуля с вх ча 29, а на тактовом входе триггера 4 формируется положительный пере . ц, с выхода элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 11, обусловленный сигналом логического нуля с входа 27 и переходом

"0" — э "1" с входа 26, Таким образом, йа инверсном выходе триггера 14 возникает высокий уровень.

В случае, если задан режим фиксации помех вида 3, 4, 7, Й, триггер

14 блокируется по S-входу низким уровнем с выхода элемента И 12, обусловленный сигналом логического нуля с выхода элемента НЕ 18, на входе которого присутствует высокий уровень с входа 30. Помехи вида 3, 4, 7, 8 фиксируются триггерами 7, 8, а нхидентификация обеспечивается элементом

2И-ИЛИ 15.

Например, если задана помеха вид 3, то сигнал логической единицы на выходе элемента 2И-ИЛИ .15 появляется в случае, если при наличии сигнала логической единицы на выходе элемента НЕ 10 на выходе элемента И 6 сформируется сигнал логической единицы по- . сле прохождения короткого импульса на входе 26, форма которого соответствует третьему виду помехи.

Триггер 20 фиксирует состояние триггеров 7 и 8 после прохождения заданной помехи и на инверсном выходе триггера 20 появляется сигнал логической единицы 1, который посгупает на вход элемента -HE 21, на другом входе которого присутствует высокий уровень с выхода элемента

И-НЕ 19, вызванный низким уровнем на. выходе элемента 17 задержки, так

5 16 как все помехи фиксируются до прихода импульса, который с еинхровхода

31 поступает на вход элемента 17. Таким образом, сигнал. логического нуля. с выхода элемента И-НЕ 21 поступает на R-входы триггеров 7 и 8, в результате чего фиксируется прохождение йамехи.

Установка в "0" триггера 14 обеспечивается низким уровнем с выхода элемента И-НЕ 22, что соответствует ,,прохождению заданной помехи„

Возврат триггеров 7, 8, 14 и 20 в исходное состояние происходит по

S-входам низким уровнем с выхода элемента И-HF. 19, на- вход которого поступает высокий уровень с выхода элемента НЕ-ИПИ 16, на входы которого поступают сигналы с прямь|х выходов триггеров 7, 8 и 14, поэтому при фиксации заданной помехи на первом, втором и третьем входе элемента 16 появляется низкий уровень, на выходе — высокий, что передается на вход элемента И-HF. 19, на другой вход которого поступает задержанный элементом 17 импульс с синхровхода 31.

На S-вход триггера 14 сигнал логического нуля с выхода элемента И-HF.

19 поступает через элемент И 12, а на S-входы триггеров 7, 8 и 20— непосредственно с выхода элемента

И-НЕ 19. Таким образом,. все триггеры устанавливаются в исходное состояние после записи импульсом с выхода элемента 2И-ИЛИ-НЕ 23 номера такта в регистр 25.

Формула изобретения

Сигнатурный анализатор, содержащий формирователь управляющих сигналов, синхровход и вход пуска-останова которого являются одноименными входами устройства, выход формирователя управляклш х сигналов соединен с синхровходом формирователя сигнатур, группа выходов которого соединена с первой группой информационных входов блока индикации, и блок фиксации ложных срабатываний, содержащий счетчик, два триггера, первый элемент И, два элемента НЕ, первый элемент задержки и первый элемент ИСКЛЮЧАЮЩЕЕ

Или, выход которого соединен с информационным входом формирователя сигнатур, информационный вход устройства соединен с синхровходом первого триг49543

6 гера и через первый элемент

НЕ с синхровходом второго триггера, инверсные входы установки в "1" первого и второго триггеров объединены, их инверсные выходы соединены с первым и вторым входами первого элемента И, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к информационному входу устройства, синхровход устройства соединен с входом элемента задержки, о тл и ч а ю шийся тем, что, с целью повышения достоверности за счет идентификации вида помехи, в блок фиксации ложных срабатываний введены

15 регистр, третий и четвертый триггеры, второй элемент И, второй. элемент ИСКЛОЧАЮЩЕЕ ИЛИ, третий элемент НЕ, элемент 2И-HJIH, элемент 2И-ИЛИ-НЕ, элемент НЕ-ИЛИ, три элемента И-НЕ и элемент ИСКЛОЧАЮЩЕЕ ИЛИ-НЕ, причем первый вход задания кода помехи устройства соединен с первым входом первой группы входов элемента 2И-ИЛИ, с первым входом второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и через второй элемент НЕ с первым входом второй груп30 ны входов элемента 2И-ИЛИ, второй вход второй группы входов которого подключен к выходу первого элемента

НЕ, второй и третий входы задания кода помехи устройства соединены с первым и втоРым входами элемента ИСКЛЮЧАЮЩЕЕ.ИЛИ-HF. выход которого соединен с информационными входами первого, второго и третьего триггеров, прямые выходы которых соединены с

40 первым, вторым и третьим входами элемента НЕ-ИЛИ, инверсный выход третьего триггера соединен с первым входом первой группы входов элемента

2И-И1Б1-НЕ и с первым входом первого

45 элемента И-НЕ, выход которого соединен с инверсным входом установки в

"0" третьего триггера, тактовый вход которого подключен к выходу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый

5р вход. задания кода помехи устройства соединен с первым входом второй группы входов элемента 2И-ИЛИ-IIF. через третий элемент HF с вторым входом первой группы входов элемента 2И-ИПИНЕ и с первым входом второго элемента И, выход которого соединен с инверсным входом установки в "1" треть/ его триггера, второй вход второго элемента ИСКЛЮЧАIОЩЕЕ ИЛИ и второй

1649543

Таблица соответствия вида помехи ее коду

Вид помехи помехи

27 Вход 28

Шина 29 Шика 30 Шина

ФВИФ1ФВ

0 0 0

0 0 1

0 . 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 . 1 вход 26

2

4

6

f

1

0

П р и м е ч а н и е..Г(Ц- переход из уровня логического нуля (единицы) в уровень логической единицы (нуля) в интервале времени межцу двумя тактовыми импульсами;

J1(U)- короткий импульс из уровня логического нуля (единицы) в уровень логической единицы (нуля) в интервале времени между двумя тактовыми импульсами;

1(0) — уровень логической единицы (нуля). вход первой группы входов элемента

2И-ИЛИ подключены к информационному. входу устройства, третьи входы первой и второй групп входов элемента

2И-ИЛИ подключены к выходу первого

5 элемента И, выход элемента 2И-ИЛИ соединен с вторым входом второй группы входов элемента 2И-.ÈËÈ-НЕ и с тактовым входом четвертого триггера, информационный вход которого подключен к шине нулевого потенциала, инверсный выход четвертого триггера подключен к первому входу второго элемента -HE, выход которого соединен с инверсными входами установки в "0" первого и второго триггеров, выходы элемента задержки и элемента

НЕ-ИЛИ соединены с первым и вторым входами третьего элемента И-ИЕ вы20 ход которого соединен с инверсным

Уровни на входах задания кода помехи входом установки в "1" первого, вто- . рого и четвертого триггеров, с вторыми входами первого и второго элементов И-НЕ и с вторым входом второго элемента И, третьи и четвертые входы первой и второй групп входов эле-1 мента 2И-ИЛИ-HF. попарно объединены и подключены к синхровходу и входу пуска-астапова устройства соответственно, выход элемента 2И-ИЛИ-НЕ соединен с входом записи регистра, вход разрешения чтения которого и вход разрешения счетчика. подключены к входу пуска-останова устройства, группа выходов регистра соединена с второй группой входов блока индикации,. группа информационных входов регистра подключена к группе выходов счетчика, счетный вход которого подключен к синхровходу устройства.

1649543 . 2б

7д

73

П

Р

С

Фиг. 2

1649543 г

Редактор А. Orap

I Заказ 1522 Тираж 423 Подписное

ВНИКПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г..Ужгород, ул. Гагарина, 101

К

t

Составитель 3. Моисеенко

Техред Л. Олийнык Корректор Т. Палий